In electronic design, a netlist is a description of the connectivity of an electronic circuit. In its simplest form, a netlist consists of a list of the electronic components in a circuit and a list of the nodes they are connected to. A network (net) is a collection of two or more interconnected components.
| Attributes | Values |
|---|
| rdf:type
| |
| rdfs:label
| - القائمة الشبكية (ar)
- Netzliste (de)
- Netlist (fr)
- Netlist (it)
- Netlist (en)
- Список соединений (ru)
- 网表 (zh)
|
| rdfs:comment
| - القائمة الشبكية هي توصيف لاتصال دائرة إلكترونية في التصميم الالكتروني، وتتكون في أبسط صورها من قائمة من المكونات الإلكترونية في دائرة مربوطة بقائمة من العقد، والشبكة ما هي إلا مجموعة من اثنين أو أكثر من العناصر المرتبطة ببعض. (ar)
- Netzlisten sind im Bereich Elektronik-Entwurf (ECAD bzw. CAD-Entwurf von Leiterplatten, s. Leiterplattenentflechtung und Multi-Chip-Modulen/MCM) eine textuelle Beschreibung der elektrischen Verbindungen (Schaltplan) zwischen Bauelementen. Im IC-Design (Chipentwurf) handelt es sich um die Beschreibung der Verbindungen zwischen den auf dem Chip enthaltenen Modulen, wie beispielsweise Logikgatter oder Speicherblöcke. Das übliche textuelle Dateiformat für elektronische Netzlisten ist das so genannte Electronic Design Interchange Format (EDIF). (de)
- Une netlist décrit un circuit électrique (e.g. circuits imprimés, circuits intégrés). Un circuit électrique de base est composé d’éléments électriques (capacitances, résistances, inductances) reliés par des fils conducteurs. Une netlist peut être composée de plusieurs sous-circuits, qui peuvent quant à eux, être instanciés dans d'autres circuits et/ou sous-circuits. Une netlist sert souvent comme point d'entrée d'un simulateur électrique et peut être écrite à la main, mais aussi obtenue à partir d'un outil d'extraction ou de synthèse. (fr)
- 在电子设计自动化中，网表（英語：netlist），或称连线表，是指用基础的逻辑门来描述数字电路连接情况的描述方式。由于逻辑门阵列有着连线表一样的排列外观，因此称之为“网表”。 网表通常传递了电路连接方面的信息，例如模块的实例、线网以及相关属性。如果需要包含更多的硬件信息，通常会使用硬件描述语言，例如Verilog、VHDL或其他的专用语言来进行描述、验证和仿真。高抽象层次（如寄存器传输级）的硬件描述可以通过逻辑综合转换为低抽象层次（逻辑门级）的电路连线网表，这一步骤目前可以使用自动化工具完成，这也大大降低了设计人员处理超大规模集成电路的繁琐程度。硬件厂商利用上述网表，可以制造具体的专用集成电路或其他电路。一些相对较小的电路也可以在现场可编程逻辑门阵列上实现。 根据不同的分类，网表可以是物理或逻辑的，也可以是基于实例或基于线网的，抑或是平面的或多层次的，等等。 (zh)
- In electronic design, a netlist is a description of the connectivity of an electronic circuit. In its simplest form, a netlist consists of a list of the electronic components in a circuit and a list of the nodes they are connected to. A network (net) is a collection of two or more interconnected components. (en)
- La parola netlist è usata principalmente nel campo della progettazione elettronica per indicare l'insieme delle connessioni (net) elettriche di un circuito elettronico, tipicamente riassunte in un file secondo vari formati. Salvo rari casi, la netlist viene generata automaticamente a partire da uno schema elettrico. Se la netlist contiene anche altre informazioni più approfondite, viene generalmente considerata come un (HDL) come ad esempio Verilog, VHDL, o uno dei vari linguaggi specifici per fornire i dati in ingresso a programmi di simulazione circuitale. (it)
- Выражение список соединений (или список цепей) — калька с термина англ. netlist имеет несколько значений. Список электрических соединений (при разработке электронных устройств) — текстовое представление информации (формат файла) о электрических соединениях, связывающих компоненты электронного устройства. Список соединений (при проектировании интегральных схем) — текстовое представление информации (формат файла) о соединениях модулей (логических элементов, блоков памяти и др.) интегральной схемы. Классификация списков соединений: (ru)
|
| dcterms:subject
| |
| Wikipage page ID
| |
| Wikipage revision ID
| |
| Link from a Wikipage to another Wikipage
| |
| Link from a Wikipage to an external page
| |
| sameAs
| |
| dbp:wikiPageUsesTemplate
| |
| has abstract
| - القائمة الشبكية هي توصيف لاتصال دائرة إلكترونية في التصميم الالكتروني، وتتكون في أبسط صورها من قائمة من المكونات الإلكترونية في دائرة مربوطة بقائمة من العقد، والشبكة ما هي إلا مجموعة من اثنين أو أكثر من العناصر المرتبطة ببعض. (ar)
- Netzlisten sind im Bereich Elektronik-Entwurf (ECAD bzw. CAD-Entwurf von Leiterplatten, s. Leiterplattenentflechtung und Multi-Chip-Modulen/MCM) eine textuelle Beschreibung der elektrischen Verbindungen (Schaltplan) zwischen Bauelementen. Im IC-Design (Chipentwurf) handelt es sich um die Beschreibung der Verbindungen zwischen den auf dem Chip enthaltenen Modulen, wie beispielsweise Logikgatter oder Speicherblöcke. Das übliche textuelle Dateiformat für elektronische Netzlisten ist das so genannte Electronic Design Interchange Format (EDIF). (de)
- In electronic design, a netlist is a description of the connectivity of an electronic circuit. In its simplest form, a netlist consists of a list of the electronic components in a circuit and a list of the nodes they are connected to. A network (net) is a collection of two or more interconnected components. The structure, complexity and representation of netlists can vary considerably, but the fundamental purpose of every netlist is to convey connectivity information. Netlists usually provide nothing more than instances, nodes, and perhaps some attributes of the components involved. If they express much more than this, they are usually considered to be a hardware description language such as Verilog or VHDL, or one of several languages specifically designed for input to simulators or hardware compilers (such as SPICE analog simulation netlists). (en)
- Une netlist décrit un circuit électrique (e.g. circuits imprimés, circuits intégrés). Un circuit électrique de base est composé d’éléments électriques (capacitances, résistances, inductances) reliés par des fils conducteurs. Une netlist peut être composée de plusieurs sous-circuits, qui peuvent quant à eux, être instanciés dans d'autres circuits et/ou sous-circuits. Une netlist sert souvent comme point d'entrée d'un simulateur électrique et peut être écrite à la main, mais aussi obtenue à partir d'un outil d'extraction ou de synthèse. (fr)
- La parola netlist è usata principalmente nel campo della progettazione elettronica per indicare l'insieme delle connessioni (net) elettriche di un circuito elettronico, tipicamente riassunte in un file secondo vari formati. Salvo rari casi, la netlist viene generata automaticamente a partire da uno schema elettrico. Se la netlist contiene anche altre informazioni più approfondite, viene generalmente considerata come un (HDL) come ad esempio Verilog, VHDL, o uno dei vari linguaggi specifici per fornire i dati in ingresso a programmi di simulazione circuitale. Le netlist possono essere fisiche o logiche; basate sulle istanze o sulle connessioni (net-based); flat o gerarchiche. Le netlist net-based solitamente descrivono tutte le istanze e i loro attributi, quindi elencano ciascuna net e le porte a cui sono connesse. EDIF è probabilmente lo standard più conosciuto per le netlist net-based. (it)
- Выражение список соединений (или список цепей) — калька с термина англ. netlist имеет несколько значений. Список электрических соединений (при разработке электронных устройств) — текстовое представление информации (формат файла) о электрических соединениях, связывающих компоненты электронного устройства. Список соединений (при проектировании интегральных схем) — текстовое представление информации (формат файла) о соединениях модулей (логических элементов, блоков памяти и др.) интегральной схемы. В списках соединений обычно приводится информация о внутрисхемных соединениях и, как правило, не содержится ничего другого, кроме перечня приборов (модулей, узлов, компонентов, «экземпляров»), «соединений» между ними и нескольких атрибутов (параметров). Если требуется описать нечто более сложное, используют специализированные языки описания аппаратуры (Verilog, VHDL и др.). Классификация списков соединений:
* физические или логические;
* по способу построения:
* построенные на основе экземпляров приборов (англ. instance-based);
* построенные на основе соединений (англ. net-based);
* по наличию/отсутствую вложенных компонентов:
* «плоские» (англ. flat) или «развёрнутые» (англ. unfolded);
* «иерархические» (англ. hierarchical) или «свёрнутые» (англ. folded). (ru)
- 在电子设计自动化中，网表（英語：netlist），或称连线表，是指用基础的逻辑门来描述数字电路连接情况的描述方式。由于逻辑门阵列有着连线表一样的排列外观，因此称之为“网表”。 网表通常传递了电路连接方面的信息，例如模块的实例、线网以及相关属性。如果需要包含更多的硬件信息，通常会使用硬件描述语言，例如Verilog、VHDL或其他的专用语言来进行描述、验证和仿真。高抽象层次（如寄存器传输级）的硬件描述可以通过逻辑综合转换为低抽象层次（逻辑门级）的电路连线网表，这一步骤目前可以使用自动化工具完成，这也大大降低了设计人员处理超大规模集成电路的繁琐程度。硬件厂商利用上述网表，可以制造具体的专用集成电路或其他电路。一些相对较小的电路也可以在现场可编程逻辑门阵列上实现。 根据不同的分类，网表可以是物理或逻辑的，也可以是基于实例或基于线网的，抑或是平面的或多层次的，等等。 (zh)
|
| gold:hypernym
| |
| prov:wasDerivedFrom
| |
| page length (characters) of wiki page
| |
| foaf:isPrimaryTopicOf
| |
| is Link from a Wikipage to another Wikipage
of | |
![[RDF Data]](/fct/images/sw-rdf-blue.png)
![[cxml]](/fct/images/cxml_doc.png)
![[csv]](/fct/images/csv_doc.png)
![[text]](/fct/images/ntriples_doc.png)
![[turtle]](/fct/images/n3turtle_doc.png)
![[ld+json]](/fct/images/jsonld_doc.png)
![[rdf+json]](/fct/images/json_doc.png)
![[rdf+xml]](/fct/images/xml_doc.png)
![[atom+xml]](/fct/images/atom_doc.png)
![[html]](/fct/images/html_doc.png)