| rdfs:comment
| - "Uncore" is a term used by Intel to describe the functions of a microprocessor that are not in the core, but which must be closely connected to the core to achieve high performance. It has been called "system agent" since the release of the Sandy Bridge microarchitecture. (en)
- uncore一詞，是英特爾用來描述CPU中，功能上為非處理器核心（Core）所負擔，但是對處理器效能的發揮和維持有必不可少的作用的組成部分。處理器核心包含的處理器組件都涉及處理器指令的執行，包括算術邏輯單元（ALU）、浮點運算單元（FPU）、一級快取（L1 Cache）、二級快取（L2 Cache）。Uncore的功能包括QPI控制器、三級快取（L3 Cache）、高速PCI Express控制器、DMI控制器、記憶體控制器，以及QPI控制器。至於其餘的I/O匯流排控制器，像是USB、LPC等，則屬於PCH晶片組。 (zh)
- Uncore — термін, що використовується компанією Intel для спеціальних функцій центрального процесора, які не є частиною процесорного ядра, але мають з ним дуже тісний зв'язок, забезпечуючи таким чином високу швидкість доступу. З часу випуску процесорів мікроархітектури Sandy Bridge відомий також під назвою «системний агент» (англ. system agent). Дизайн uncore бере початок у мікросхемах північних мостів. Uncore реорганізує функції, критичні для ядер процесора, розміщуючи їх фізично ближче до ядра, і таким чином зменшуючи затримки доступу. (uk)
|
| has abstract
| - "Uncore" is a term used by Intel to describe the functions of a microprocessor that are not in the core, but which must be closely connected to the core to achieve high performance. It has been called "system agent" since the release of the Sandy Bridge microarchitecture. (en)
- uncore一詞，是英特爾用來描述CPU中，功能上為非處理器核心（Core）所負擔，但是對處理器效能的發揮和維持有必不可少的作用的組成部分。處理器核心包含的處理器組件都涉及處理器指令的執行，包括算術邏輯單元（ALU）、浮點運算單元（FPU）、一級快取（L1 Cache）、二級快取（L2 Cache）。Uncore的功能包括QPI控制器、三級快取（L3 Cache）、高速PCI Express控制器、DMI控制器、記憶體控制器，以及QPI控制器。至於其餘的I/O匯流排控制器，像是USB、LPC等，則屬於PCH晶片組。 (zh)
- Uncore — термін, що використовується компанією Intel для спеціальних функцій центрального процесора, які не є частиною процесорного ядра, але мають з ним дуже тісний зв'язок, забезпечуючи таким чином високу швидкість доступу. З часу випуску процесорів мікроархітектури Sandy Bridge відомий також під назвою «системний агент» (англ. system agent). Функції Uncore включають, з-поміж іншого, контролери QuickPath Interconnect, кеш третього рівня (L3 cache), механізми когеренції пам'яті («снупінг шини», англ. bus snooping agent), доступ до конвеєра інструкцій, контролера пам'яті і контролера інтерфейсу Thunderbolt. Дизайн uncore бере початок у мікросхемах північних мостів. Uncore реорганізує функції, критичні для ядер процесора, розміщуючи їх фізично ближче до ядра, і таким чином зменшуючи затримки доступу. Мікроархітектура Intel Uncore розбивається на кілька модульних блоків. Головний інтерфейс uncore до ядра — так званий «кеш-бокс» (англ. cache box, CBox), який взаємодіє з процесорним кешем останнього рівня (англ. last level cache, LLC) і відповідає за керування когерентністю кешу. Множина внутрішніх і зовнішніх QPI-з'єднань керується блоками фізичного рівня (англ. physical-layer units, або PBox).З'єднання між PBox, CBox, і одним або більше MBox[що це?] здійснюється за допомогою контролера системної конфігурації (UBox) і роутера (RBox). Вилучення контролерів послідовних шин з Intel uncore дозволяє ще збільшити швидкодію шляхом підвищення тактової частоти uncore (UCLK) до гігагерців (2…3 ГГц, а у режимі «оверклокінгу» навіть більше ніж 3 ГГц). Така висока частота дозволяє ядрові зменшити затримки при взаємодії з контролером пам'яті, на практиці на 10 наносекунд і більше. (uk)
|
![[RDF Data]](/fct/images/sw-rdf-blue.png)
![[cxml]](/fct/images/cxml_doc.png)
![[csv]](/fct/images/csv_doc.png)
![[text]](/fct/images/ntriples_doc.png)
![[turtle]](/fct/images/n3turtle_doc.png)
![[ld+json]](/fct/images/jsonld_doc.png)
![[rdf+json]](/fct/images/json_doc.png)
![[rdf+xml]](/fct/images/xml_doc.png)
![[atom+xml]](/fct/images/atom_doc.png)
![[html]](/fct/images/html_doc.png)