| rdfs:comment
| - 配線工程またはバックエンド（back end of line、BEOL）とは、半導体製造における2番目の工程であり、それぞれのデバイス（トランジスタ、キャパシタ、抵抗など）がメタル層によって配線される。配線材料として以前はが使われていたが、その後銅配線に置き換わった 。ウェハー上に最初のメタル層が成膜されてからがBEOLである。 BEOLのステップ: 1.
* ソース領域とドレイン領域、また領域をシリサイド化する。 2.
* 絶縁層(（PMD）、メタルをシリコンとポリシリコンから分離する)を作り、CMP研磨を行う。 3.
* PMDにホールを作る。 4.
* メタル層１を作る。 5.
* 2番目の絶縁層（）を作る。 6.
* 下層のメタルと上層のメタルを接続するために、絶縁層にビアホールを作る。ビアはCVDプロセスで埋められる。4–6をくり返す。 7.
* マイクロチップを保護するため、パッシベーション膜を作る。 (ja)
- The back end of line (BEOL) is the second portion of IC fabrication where the individual devices (transistors, capacitors, resistors, etc.) get interconnected with wiring on the wafer, the metalization layer. Common metals are copper and aluminum. BEOL generally begins when the first layer of metal is deposited on the wafer. BEOL includes contacts, insulating layers (dielectrics), metal levels, and bonding sites for chip-to-package connections. Steps of the BEOL: Before 1998, practically all chips used aluminium for the metal interconnection layers. (en)
|
| has abstract
| - BEOL (acrònim anglès per Back end of line, fase segona de producció) és la segona part de la fabricació d'IC on els dispositius individuals (transistors, condensadors, resistències, etc.) s'interconnecten amb el cablejat de l'oblia (electrònica), la capa de metal·lització. Els metalls comuns són el coure i l'alumini. La fase BEOL comença generalment quan la primera capa de metall es diposita a l'oblia. BEOL inclou contactes, capes aïllants (dielèctrics), nivells metàl·lics i llocs d'unió per a connexions del xip a l'encapsulat. Després de l'últim pas FEOL, hi ha una oblia amb transistors aïllats (sense cap cable). A la fase BEOL es formen part dels contactes de l'etapa de fabricació (pads o coixinets), cables d'interconnexió, vies i estructures dielèctriques. Per al procés IC modern, es poden afegir més de 10 capes metàl·liques al BEOL. Passos del BEOL: 1.
* Silicidació de les regions d'origen i drenatge i la regió de polisilici. 2.
* Afegint un dielèctric (la primera capa inferior és un dielèctric premetàl·lic (PMD): per aïllar el metall del silici i el polisilici), el processa. 3.
* Feu forats a PMD, feu-hi uns contactes. 4.
* Afegiu la capa metàl·lica 1. 5.
* Afegiu un segon dielèctric, anomenat dielèctric intermetall (IMD). 6.
* Feu vies a través del dielèctric per connectar el metall inferior amb el metall superior. Vias omplertes pel procés Metal CVD.Repetiu els passos 4-6 per obtenir totes les capes metàl·liques. 7.
* Afegiu una capa de passivació final per protegir el microxip. (ca)
- The back end of line (BEOL) is the second portion of IC fabrication where the individual devices (transistors, capacitors, resistors, etc.) get interconnected with wiring on the wafer, the metalization layer. Common metals are copper and aluminum. BEOL generally begins when the first layer of metal is deposited on the wafer. BEOL includes contacts, insulating layers (dielectrics), metal levels, and bonding sites for chip-to-package connections. After the last FEOL step, there is a wafer with isolated transistors (without any wires). In BEOL part of fabrication stage contacts (pads), interconnect wires, vias and dielectric structures are formed. For modern IC process, more than 10 metal layers can be added in the BEOL. Steps of the BEOL: 1.
* Silicidation of source and drain regions and the polysilicon region. 2.
* Adding a dielectric (first, lower layer is (PMD) – to isolate metal from silicon and polysilicon), CMP processing it 3.
* Make holes in PMD, make a contacts in them. 4.
* Add metal layer 1 5.
* Add a second dielectric, called the (IMD) 6.
* Make vias through dielectric to connect lower metal with higher metal. Vias filled by Metal CVD process.Repeat steps 4–6 to get all metal layers. 7.
* Add final passivation layer to protect the microchip Before 1998, practically all chips used aluminium for the metal interconnection layers. The four metals with the highest electrical conductivity are silver with the highest conductivity, then copper, then gold, then aluminium. After BEOL there is a "back-end process" (also called post-fab), which is done not in the cleanroom, often by a different company.It includes wafer test, wafer backgrinding, die separation, die tests, IC packaging and final test. (en)
- 配線工程またはバックエンド（back end of line、BEOL）とは、半導体製造における2番目の工程であり、それぞれのデバイス（トランジスタ、キャパシタ、抵抗など）がメタル層によって配線される。配線材料として以前はが使われていたが、その後銅配線に置き換わった 。ウェハー上に最初のメタル層が成膜されてからがBEOLである。 BEOLのステップ: 1.
* ソース領域とドレイン領域、また領域をシリサイド化する。 2.
* 絶縁層(（PMD）、メタルをシリコンとポリシリコンから分離する)を作り、CMP研磨を行う。 3.
* PMDにホールを作る。 4.
* メタル層１を作る。 5.
* 2番目の絶縁層（）を作る。 6.
* 下層のメタルと上層のメタルを接続するために、絶縁層にビアホールを作る。ビアはCVDプロセスで埋められる。4–6をくり返す。 7.
* マイクロチップを保護するため、パッシベーション膜を作る。 (ja)
|
.svg)
![[RDF Data]](/fct/images/sw-rdf-blue.png)
![[cxml]](/fct/images/cxml_doc.png)
![[csv]](/fct/images/csv_doc.png)
![[text]](/fct/images/ntriples_doc.png)
![[turtle]](/fct/images/n3turtle_doc.png)
![[ld+json]](/fct/images/jsonld_doc.png)
![[rdf+json]](/fct/images/json_doc.png)
![[rdf+xml]](/fct/images/xml_doc.png)
![[atom+xml]](/fct/images/atom_doc.png)
![[html]](/fct/images/html_doc.png)
