| rdfs:comment
| - Un signal d’horloge est, en électronique, et particulièrement en électronique numérique, un signal électrique oscillant qui rythme les actions d'un circuit. Sa période est appelée cycle d’horloge. À chaque cycle d'horloge, des calculs peuvent être effectués en utilisant les sorties de bascules. L'horloge permet d'assurer que les données sont valides au cycle d'horloge suivant, c'est-à-dire que les calculs sont terminés et les résultats stabilisés. La durée du cycle doit donc être choisie en fonction de la durée maximale possible de chacun des calculs. (fr)
- Il termine clock, in elettronica, indica un segnale periodico, generalmente un'onda quadra, utilizzato per sincronizzare il funzionamento dei dispositivi elettronici digitali. Può essere generato da qualsiasi oscillatore, si usa generalmente il tipo a quarzo per la sua alta stabilità di oscillazione. (it)
- クロック信号（クロックしんごう、クロックパルス、クロック、clock signal）とは、クロック同期設計の論理回路が動作する時に複数の回路間でタイミングを合わせる（同期を取る）ために使用される、電圧が高い状態と低い状態を周期的にとる信号である。信号線のシンボルなどではCLKという略記がしばしば用いられる。日本産業規格では刻時信号とも訳されるが、この訳が用いられていることはほとんどない(クロック(刻時)回路という表現を使っている資料はある)。 クロック信号はで作られる。最も典型的なクロック信号はデューティ比50%の矩形波で、一定の周波数を保つ。クロック信号により同期をとる回路は信号の立ち上がりの部分（電圧が低い状態から高い状態に遷移する部分）で動作することが多く、の場合は立ち下がりの部分でも動作する。 (ja)
- Em eletrônica e especialmente em circuitos digitais síncronos, o sinal de relógio (em inglês, clock signal) é um sinal usado para coordenar as ações de dois ou mais circuitos eletrônicos. Um sinal de relógio oscila entre os estados alto e baixo, normalmente usando um ciclo de trabalho (duty cicle) de 50%, e gerando uma onda quadrada. Circuitos que usam o sinal de relógio para sincronização podem se tornar ativos no ápice, na queda ou em ambos os momentos do sinal de relógio (por exemplo, uma DDR SDRAM). (pt)
- Тактовый сигнал, или синхросигнал, — сигнал, использующийся для согласования операций одной или более цифровых схем. Синхросигнал обычно имеет форму меандра и колеблется между высоким и низким логическими уровнями. Активным уровнем тактового сигнала принято называть момент переключения из одного состояния в другое. Активным уровнем является высокий уровень, если схема переключается в момент, задаваемый фронтом синхросигнала, то есть когда синхросигнал переключается из нижнего уровня в верхний. Если переключение происходит по срезу синхросигнала, то активный уровень — низкий. (ru)
- 時脈訊號（英語：Clock signal），計算機科學及相關領域用语。此訊號在同步電路當中，扮演時脈的角色，並組成電路的電子元件。只有当同步信号到达时，相关的触发器才按输入信号改变输出状态，因此使得相关的电子元件得以同步運作。 (zh)
- Синхросигнал (тактовий сигнал) — сигнал, що забезпечує координацію роботи деякої кількості цифрових мікросхем. Широко застосовується в цифровій електроніці від електронних годинників до обчислювальної техніки. Синхросигнал зазвичай має форму меандра та коливається між двома логічними рівнями — високим та низьким. (uk)
- في مجال الاإلكترونيات والدوائر المتزامنة خصوصاً إشارة الساعة (بالإنجليزية: Clock signal) تعتبر نوع محدد من الإشارة المتأرجحة بين الحالة المرتفعة والمنخفضة , مثل استخدام بناودل الإيقاع لتنسيق الحراكات الدائيرة , رغم أن كلمة إشارة تحوي على معاني أخرى كثيرة، والمصطلح يستخدم هنا لـ«تحويل الطاقة التي تحمل المعلومات». إشارة الساعة تنتج عبر . رغم أستخدام طرق أخرى أكثر تعيداً لتوليدها. أكثر إشارات الساعة شيوعاً هي التي تستخدم نموذج موجة مربعة الشكل خلال 50% من النبضة الواحدة في العادة مع التصحيح التردد الثابت. أو في حالة معدل البيانات المضاعفة. كلاهما عند قمة و قاع تردد الساعة. (ar)
- Un senyal de rellotge (en anglès clock signal, o simplement clock) és en electrònica digital un senyal binari que serveix per coordinar les accions de diversos circuits, en especial per la sincronització de biestables en sistemes digitals complexos. Segons la seva aplicació, el senyal de rellotge es pot repetir amb una freqüència determinada (fixa) o també ser aperiòdica (ser generada per un succés). En els casos en què hi ha un senyal de rellotge, sol donar-se per mitjà d'un generador de rellotge. El senyal oscil·la entre un nivell alt i baix, que es caracteritza per un període d'oscil·lació o bé per un valor de canvi, la freqüència de rellotge i el cicle de treball. Els circuits que utilitzen el senyal de rellotge per sincronitzar-se, poden, segons la seva construcció, basar-se en el fla (ca)
- Hodinový signál, hodinové impulsy (anglicky clock, CLK, slangově hodiny) je elektrický signál (obvykle digitální), jehož změna způsobuje změnu stavu sekvenčního digitálního elektronického obvodu. U složitějších sekvenčních obvodů (např. mikroprocesor) určuje frekvence hodinového signálu pracovní frekvenci obvodu a nazývá se taktovací frekvence. Podobná situace je u mnoha paměťových médií, např. magnetických pásek, pevných disků, optické médií jako CD a DVD, kde je spolu s daty zaznamenávaný i hodinový signál a při čtení je nutné jej zrekonstruovat. (cs)
- Die Benutzung eines Taktsignals (kurz auch nur Takt; englisch clock signal oder clock) ist ein Verfahren, den richtigen zeitlichen Ablauf beim Betrieb einer elektronischen Schaltung sicherzustellen. Insbesondere benötigen viele digitale Schaltungen ein entsprechendes Signal zur zeitlichen Koordination bzw. Synchronisation der Aktionen mehrerer Schaltkreise (insbesondere der von Flipflops) innerhalb komplexer digitaler Systeme (Schaltwerke). Daneben kann die Frequenz des Taktsignals als Referenzfrequenz dienen; sie sorgt so für den gleichmäßigen Gang beispielsweise elektronischer Uhren. Auch bestimmte analoge Schaltungen, beispielsweise Switched-Capacitor-Filter, benötigen eine genaue Taktfrequenz. (de)
- In electronics and especially synchronous digital circuits, a clock signal (historically also known as logic beat) oscillates between a high and a low state and is used like a metronome to coordinate actions of digital circuits. (en)
- Una señal de reloj (en inglés clock signal, o simplemente clock) es en la electrónica digital una señal binaria, que sirve para coordinar las acciones de varios circuitos, en especial para la sincronización de biestables en sistemas digitales complejos. Según su aplicación, la señal de reloj se puede repetir con una frecuencia predefinida o también ser aperiódica. Los circuitos que utilizan la señal de reloj para sincronizarse, pueden, según su construcción, basarse en el flanco ascendente o en el descendente de la señal (en el caso de DDR se utilizan ambos flancos). (es)
- 클럭 신호(영어: clock signal)는 논리상태 H(high,논리 1)와 L(low,논리 0)이 주기적으로 나타나는 방형파(square wave) 신호를 말한다. 많은 경우 전자공학의 디지털 회로에서 클럭 신호에 맞추어 신호의 처리를 하는 동기 처리를 위해 사용한다. 클럭은 순차회로(sequential circuit)의 플립플롭(flip-flop)에서 반드시 필요하다. 여러개의 플립플롭이 비동기 클럭(asynchronous clock)으로 동작하더라도 클럭입력(clock input)은 필요하다. 논리 회로가 커지면 여러 개의 클럭이 필요하므로 동기식(synchronous)와 비동기식(asynchronous)이 섞여 설계되어 동작한다.FPGA와 같은 큰 회로에서는 클럭 신호가 별도로 지정하는 경우도 있다.별도의 클럭 입력이 결정되어 있고, 내부에서 클럭 네트워크를 통해 각 논리 모듈로 전용 신호선이 존재한다. 클럭 신호의 요소는: 1.
* 신호의 크기 2.
* 주기를 결정하는 주파수 3.
* 한 주기 동안 상태 H와 L의 시간비인 듀티비 가 있다. (ko)
- Taktowanie – sposób sterowania pracą układów cyfrowych polegający na dostarczeniu przez układ generatora sygnału elektrycznego (w założeniu zwykle prostokątnego) o określonej częstotliwości (częstotliwość taktowania). (pl)
- En klockcykel är cykeltiden för klocksignalen hos till exempel en processor. Vissa processorer utför en instruktion per klockcykel, medan andra tar flera klockcykler på sig att utföra en instruktion. Det finns dessutom många exempel på processorer med variabel längd på det antal klockcykler en instruktion tar att utföra – enkla instruktioner genomförs på få klockcykler, och komplicerade tar fler. En processor med en frekvens på 1 MHz som utför en instruktion varje klockcykel utför således 1 000 000 instruktioner per sekund. (sv)
|
![[RDF Data]](/fct/images/sw-rdf-blue.png)
![[cxml]](/fct/images/cxml_doc.png)
![[csv]](/fct/images/csv_doc.png)
![[text]](/fct/images/ntriples_doc.png)
![[turtle]](/fct/images/n3turtle_doc.png)
![[ld+json]](/fct/images/jsonld_doc.png)
![[rdf+json]](/fct/images/json_doc.png)
![[rdf+xml]](/fct/images/xml_doc.png)
![[atom+xml]](/fct/images/atom_doc.png)
![[html]](/fct/images/html_doc.png)