The Elbrus 2000, E2K (Russian: Эльбрус 2000) is a Russian 512-bit wide VLIW microprocessor developed by Moscow Center of SPARC Technologies (MCST) and fabricated by TSMC. It supports two instruction set architectures (ISA):
* Elbrus VLIW
* Intel x86 (a complete, system-level implementation with a software dynamic binary translation virtual machine, similar to Transmeta Crusoe)
| Attributes | Values |
|---|
| rdf:type
| |
| rdfs:label
| - Elbrus 2000 (en)
- Elbrus 2000 (de)
- Эльбрус 2000 (ru)
- Ельбрус 2000 (uk)
|
| rdfs:comment
| - Der Elbrus 2000 (Эльбрус 2000, E2K) ist ein russischer Mikroprozessor, der auf einer 512-bit breiten VLIW-EPIC-Architektur basiert. Er wurde vom (MZST, Moskauer Zentrum für SPARC-Technologie) entwickelt. Der Elbrus 2000 war als Mikroprozessor-Weiterführung der Elbrus-3-Prozessorarchitektur geplant. Er nutzt eine Technologie der binären Kompilierung, um Kompatibilät zur Intel-x86-Architektur zu erreichen. Das Design wurde beim taiwanesischen Auftragsfertiger TSMC auf Standardzellen umgesetzt und ab Juni 2008 gefertigt. (de)
- Эльбру́с 2000 (E2K) — российский микропроцессор с архитектурой VLIW, разработанный компанией МЦСТ. Задумывался как дальнейшее развитие архитектуры Эльбрус-3 в микропроцессорном исполнении. Использует технологию двоичной компиляции для совместимости с платформой x86. (ru)
- Ельбрус 2000 (E2K) — «сучасний» російський мікропроцесор з архітектурою VLIW, розроблений російською компанією . Замислювався як подальший розвиток архітектури в мікропроцесорному виконанні. Використовує технологію для сумісності з платформою x86. (uk)
- The Elbrus 2000, E2K (Russian: Эльбрус 2000) is a Russian 512-bit wide VLIW microprocessor developed by Moscow Center of SPARC Technologies (MCST) and fabricated by TSMC. It supports two instruction set architectures (ISA):
* Elbrus VLIW
* Intel x86 (a complete, system-level implementation with a software dynamic binary translation virtual machine, similar to Transmeta Crusoe) (en)
|
| name
| |
| dcterms:subject
| |
| Wikipage page ID
| |
| Wikipage revision ID
| |
| Link from a Wikipage to another Wikipage
| |
| Link from a Wikipage to an external page
| |
| sameAs
| |
| size-to
| |
| dbp:wikiPageUsesTemplate
| |
| arch
| |
| manuf
| |
| slow-unit
| |
| slowest
| |
| date
| |
| url
| |
| has abstract
| - Der Elbrus 2000 (Эльбрус 2000, E2K) ist ein russischer Mikroprozessor, der auf einer 512-bit breiten VLIW-EPIC-Architektur basiert. Er wurde vom (MZST, Moskauer Zentrum für SPARC-Technologie) entwickelt. Der Elbrus 2000 war als Mikroprozessor-Weiterführung der Elbrus-3-Prozessorarchitektur geplant. Er nutzt eine Technologie der binären Kompilierung, um Kompatibilät zur Intel-x86-Architektur zu erreichen. Das Design wurde beim taiwanesischen Auftragsfertiger TSMC auf Standardzellen umgesetzt und ab Juni 2008 gefertigt. (de)
- The Elbrus 2000, E2K (Russian: Эльбрус 2000) is a Russian 512-bit wide VLIW microprocessor developed by Moscow Center of SPARC Technologies (MCST) and fabricated by TSMC. It supports two instruction set architectures (ISA):
* Elbrus VLIW
* Intel x86 (a complete, system-level implementation with a software dynamic binary translation virtual machine, similar to Transmeta Crusoe) Thanks to its unique architecture the Elbrus 2000 can execute 20 instructions per clock, so even with its modest clock speed it can compete with much faster clocked superscalar microprocessors when running in native VLIW mode. For security reasons the Elbrus 2000 architecture implements dynamic data type-checking during execution. In order to prevent unauthorized access, each pointer has additional type information that is verified when the associated data is accessed. (en)
- Эльбру́с 2000 (E2K) — российский микропроцессор с архитектурой VLIW, разработанный компанией МЦСТ. Задумывался как дальнейшее развитие архитектуры Эльбрус-3 в микропроцессорном исполнении. Использует технологию двоичной компиляции для совместимости с платформой x86. (ru)
- Ельбрус 2000 (E2K) — «сучасний» російський мікропроцесор з архітектурою VLIW, розроблений російською компанією . Замислювався як подальший розвиток архітектури в мікропроцесорному виконанні. Використовує технологію для сумісності з платформою x86. (uk)
|
| designfirm
| |
| numcores
| |
| prov:wasDerivedFrom
| |
| page length (characters) of wiki page
| |
| foaf:isPrimaryTopicOf
| |
| is Link from a Wikipage to another Wikipage
of | |
![[RDF Data]](/fct/images/sw-rdf-blue.png)
![[cxml]](/fct/images/cxml_doc.png)
![[csv]](/fct/images/csv_doc.png)
![[text]](/fct/images/ntriples_doc.png)
![[turtle]](/fct/images/n3turtle_doc.png)
![[ld+json]](/fct/images/jsonld_doc.png)
![[rdf+json]](/fct/images/json_doc.png)
![[rdf+xml]](/fct/images/xml_doc.png)
![[atom+xml]](/fct/images/atom_doc.png)
![[html]](/fct/images/html_doc.png)