The Gajski–Kuhn chart (or Y diagram) depicts the different perspectives in VLSI hardware design. Mostly, it is used for the development of integrated circuits. Daniel Gajski and Robert Kuhn developed it in 1983. In 1985, Robert Walker and Donald Thomas refined it. According to this model, the development of hardware is perceived within three domains that are depicted as three axis and produce a Y. Along these axis, the abstraction levels that describe the degree of abstraction. The outer shells are generalisations, the inner ones refinements of the same subject.
| Attributes | Values |
|---|
| rdfs:label
| - Y-Diagramm (de)
- Gajski–Kuhn chart (en)
|
| rdfs:comment
| - The Gajski–Kuhn chart (or Y diagram) depicts the different perspectives in VLSI hardware design. Mostly, it is used for the development of integrated circuits. Daniel Gajski and Robert Kuhn developed it in 1983. In 1985, Robert Walker and Donald Thomas refined it. According to this model, the development of hardware is perceived within three domains that are depicted as three axis and produce a Y. Along these axis, the abstraction levels that describe the degree of abstraction. The outer shells are generalisations, the inner ones refinements of the same subject. (en)
- Das Y-Diagramm (auch als Gajski-Diagramm bekannt) beschreibt anschaulich die Sichtweisen im Hardwareentwurf, insbesondere bei der Entwicklung von Integrierten Schaltkreisen. 1983 entwickelten Daniel D. Gajski und Robert Kuhn das Entwurfsmodell. 1985 wurde es von Robert Walker und Donald Thomas verfeinert. (de)
|
| dcterms:subject
| |
| Wikipage page ID
| |
| Wikipage revision ID
| |
| Link from a Wikipage to another Wikipage
| |
| Link from a Wikipage to an external page
| |
| sameAs
| |
| dbp:wikiPageUsesTemplate
| |
| has abstract
| - Das Y-Diagramm (auch als Gajski-Diagramm bekannt) beschreibt anschaulich die Sichtweisen im Hardwareentwurf, insbesondere bei der Entwicklung von Integrierten Schaltkreisen. 1983 entwickelten Daniel D. Gajski und Robert Kuhn das Entwurfsmodell. 1985 wurde es von Robert Walker und Donald Thomas verfeinert. Nach diesem Modell erfolgt der Entwurf von Hardware in drei verschiedenen Domänen. Die Domänen sind als Achsen dargestellt und bilden ein Y. Entlang der Achsen spannen sich Abstraktionsebenen auf, die den Abstraktionsgrad der Beschreibung kennzeichnen. Äußere Schichten stellen Verallgemeinerungen dar. Innere Schichten sind Verfeinerungen. Beim Hardwareentwurf handelt es sich zumeist um ein Top-Down-Design, bei der Verhalten, Struktur und Geometrie hinunter zu geringeren Abstraktionsebenen beschrieben werden. Der Entwickler kann sich nach dem Modell des Y-Diagramms eine der Sichtweisen aussuchen und zwischen den Sichtweisen hin- und herspringen. Im Allgemeinen ist der Entwurfsprozess auf keine bestimmte Reihenfolge im Y-Diagramm festgelegt. Ein spezifischer Entwurfsprozess wird festgelegt durch eine definierte Reihenfolge im Y-Diagramm.
* Auf Systemebene werden grundlegende Eigenschaften eines elektronischen Systems festgelegt. Zur Verhaltensbeschreibung werden Blockschaltbilder benutzt. Dabei wird von Signalen und Zeitverhalten abstrahiert. Bausteine in der Strukturdomäne sind beispielsweise CPUs und Speicher.
* Die algorithmische Ebene wird durch Beschreibungen von nebenläufigen Algorithmen (Signale, Schleifen, Variablen, Zuweisungen) festgelegt. In der Strukturdomäne sind beispielsweise Speicherzellen und ALUs wesentliche Elemente.
* Die Register-Transfer-Ebene ist eine Abstraktionsebene auf der das Verhalten durch kommunizierende Register und Logikeinheiten beschrieben wird. Dabei sind Datenstrukturen und Datenflüsse festgelegt. In der geometrischen Sicht ist der Entwurfsschritt des Floorplanning auf dieser Hierarchieebene angesiedelt.
* Die Logikebene wird in der Verhaltenssicht durch Boolesche Gleichungen beschrieben. In der Struktursicht entspricht das der Betrachtung von Gattern und Flipflops. In der Geometriedomäne wird die Logikebene z. B. durch Standardzellen beschrieben.
* Das Verhalten auf Schaltkreisebene wird mathematisch z. B. durch Differentialgleichungen beschrieben. Entsprechungen in der Strukturdomäne sind Transistoren und Kondensatoren bis hin zu Kristallgittern. In der geometrischen Sicht bilden Masken und Layouts die Schaltkreisebene. (de)
- The Gajski–Kuhn chart (or Y diagram) depicts the different perspectives in VLSI hardware design. Mostly, it is used for the development of integrated circuits. Daniel Gajski and Robert Kuhn developed it in 1983. In 1985, Robert Walker and Donald Thomas refined it. According to this model, the development of hardware is perceived within three domains that are depicted as three axis and produce a Y. Along these axis, the abstraction levels that describe the degree of abstraction. The outer shells are generalisations, the inner ones refinements of the same subject. The issue in hardware development is most often a top-down design problem. This is perceived by the three domains of behaviour, structure, and the layout that goes top-down to more detailed abstraction levels. The designer can select one of the perspectives and then switch from one view to another. Generally, the design process is not following a specific sequence in this diagram.
* On the system level, basic properties of an electronic system are determined. For the behavioural description, block diagrams are used by making abstractions of signals and their time response. Blocks used in the structure domain are CPUs, memory chip, etc.
* The algorithmic level is defined by the definition of concurrent algorithms (signals, loops, variables, assignments). In the structural domain, blocks like ALUs are in use.
* The register-transfer level (RTL) is a more detailed abstraction level on which the behaviour between communicating registers and logic units is described. Here, data structures and data flows are defined. In the geometric view, the design step of the floorplan is located.
* The logical level is described in the behaviour perspective by boolean equations. In the structural view, this is displayed with gates and flip-flops. In the geometric domain, the logical level is described by standard cells.
* The behaviour of the circuit level is described by mathematics using differential equations or logical equations. This corresponds to transistors and capacitors up to crystal lattices. (en)
|
| prov:wasDerivedFrom
| |
| page length (characters) of wiki page
| |
| foaf:isPrimaryTopicOf
| |
| is Link from a Wikipage to another Wikipage
of | |
| is Wikipage redirect
of | |
| is foaf:primaryTopic
of | |
![[RDF Data]](/fct/images/sw-rdf-blue.png)
![[cxml]](/fct/images/cxml_doc.png)
![[csv]](/fct/images/csv_doc.png)
![[text]](/fct/images/ntriples_doc.png)
![[turtle]](/fct/images/n3turtle_doc.png)
![[ld+json]](/fct/images/jsonld_doc.png)
![[rdf+json]](/fct/images/json_doc.png)
![[rdf+xml]](/fct/images/xml_doc.png)
![[atom+xml]](/fct/images/atom_doc.png)
![[html]](/fct/images/html_doc.png)