Physical verification is a process whereby an integrated circuit layout (IC layout) design is verified via EDA software tools to ensure correct electrical and logical functionality and manufacturability. Verification involves design rule check (DRC), layout versus schematic (LVS), XOR (exclusive OR), antenna checks and electrical rule check (ERC).
Attributes | Values |
---|
rdf:type
| |
rdfs:label
| - Verificació física electrònica (ca)
- Physical verification (en)
- Фізична верифікація (uk)
- 物理驗證 (zh)
|
rdfs:comment
| - Physical verification is a process whereby an integrated circuit layout (IC layout) design is verified via EDA software tools to ensure correct electrical and logical functionality and manufacturability. Verification involves design rule check (DRC), layout versus schematic (LVS), XOR (exclusive OR), antenna checks and electrical rule check (ERC). (en)
- 物理驗證(英語:Physical Verification, PV)是積體電路設計流程中的一個步驟,執行的時機通常在物理設計之後。物理驗證的內容包括設計規則檢查(DRC)、電路布局驗證(LVS)及ERC等。 (zh)
- Фізи́чна переві́рка (верифіка́ція) - стадія проектування ІС, на якому перевіряється топологія за допомогою програмного забезпечення EDA (Electronic design automation) на відповідність певним критеріям. Перевірка включає в себе:
* DRC (Design Rule Check - на відповідність КТО),
* LVS (Layout versus schematic - на відповідність схемі),
* ERC (Electrical Rule Check - на відповідність електричним обмеженням),
* XOR (відстеження змін), і
* Antenna Checks (перевірки на "Антенний ефект"). (uk)
|
dct:subject
| |
Wikipage page ID
| |
Wikipage revision ID
| |
Link from a Wikipage to another Wikipage
| |
sameAs
| |
dbp:wikiPageUsesTemplate
| |
has abstract
| - Physical verification is a process whereby an integrated circuit layout (IC layout) design is verified via EDA software tools to ensure correct electrical and logical functionality and manufacturability. Verification involves design rule check (DRC), layout versus schematic (LVS), XOR (exclusive OR), antenna checks and electrical rule check (ERC). (en)
- 物理驗證(英語:Physical Verification, PV)是積體電路設計流程中的一個步驟,執行的時機通常在物理設計之後。物理驗證的內容包括設計規則檢查(DRC)、電路布局驗證(LVS)及ERC等。 (zh)
- Фізи́чна переві́рка (верифіка́ція) - стадія проектування ІС, на якому перевіряється топологія за допомогою програмного забезпечення EDA (Electronic design automation) на відповідність певним критеріям. Перевірка включає в себе:
* DRC (Design Rule Check - на відповідність КТО),
* LVS (Layout versus schematic - на відповідність схемі),
* ERC (Electrical Rule Check - на відповідність електричним обмеженням),
* XOR (відстеження змін), і
* Antenna Checks (перевірки на "Антенний ефект"). (uk)
|
gold:hypernym
| |
prov:wasDerivedFrom
| |
page length (characters) of wiki page
| |
foaf:isPrimaryTopicOf
| |
is Link from a Wikipage to another Wikipage
of | |
is Wikipage redirect
of | |
is Wikipage disambiguates
of | |
is foaf:primaryTopic
of | |