About: R3000

Facets (new session)
Description
Metadata
Settings
- Rule:
- Inverse Functional Properties:
- "Same As":

About: R3000 Goto Sponge NotDistinct Permalink

An Entity of Type : yago:Whole100003553, within Data Space : dbpedia.demo.openlinksw.com associated with source document(s)
QRcode icon

http://dbpedia.demo.openlinksw.com/describe/?url=http%3A%2F%2Fdbpedia.org%2Fresource%2FR3000&invfp=IFP_OFF&sas=SAME_AS_OFF

The R3000 is a 32-bit RISC microprocessor chipset developed by MIPS Computer Systems that implemented the MIPS I instruction set architecture (ISA). Introduced in June 1988, it was the second MIPS implementation, succeeding the R2000 as the flagship MIPS microprocessor. It operated at 20, 25 and 33.33 MHz. The R3000 CPU does not include level 1 cache. Instead, its on-chip cache controller operates external data and instruction caches of up to 256 KB each. It can access both caches during the same clock cycle. Derivatives of the R3000 for non-embedded applications include:

Attributes	Values
rdf:type	yago:WikicatMIPSMicroprocessors yago:Artifact100021939 yago:Chip103020034 yago:Conductor103088707 yago:Device103183080 yago:Instrumentality103575240 yago:Microprocessor103760310 yago:Object100002684 yago:PhysicalEntity100001930 yago:SemiconductorDevice104171831 yago:Whole100003553
rdfs:label	R3000 (es) R3000 (ja) R3000 (en) R3000 (ru) R3000 (zh)
rdfs:comment	R3000はMIPS I命令セットアーキテクチャ (ISA) のマイクロプロセッサで、ミップス社が開発し、1988年6月にリリースした。MIPSアーキテクチャとしては2つ目の実装であり、R2000の後継である。オリジナルのR3000 はCPUと、メモリ管理および例外処理を担当するCP0と呼ばれる部分から構成される。またFPUはR3010という別チップであり、R3000と密に結合して使用される。キャッシュメモリは内蔵していないが、命令キャッシュとデータキャッシュのコントローラを内蔵し、それぞれ256KBまでの1次キャッシュを接続することができた。動作周波数は20MHzから最大で40MHzだが、主に30MHz、33MHzで使用されることが多い。1.2μmのCMOSプロセスで製造され、56 mm2 のチップサイズに11万5千個のトランジスタを集積している。ミップス社は設計のみを行い、製造はメーカーに任せていた。R3000 を製造したメーカーとしては、IDT、LSIロジック、NEC、シーメンス、東芝などがある。SGIなどのワークステーションやサーバに使用された。また、派生品がPlayStationのプロセッサとしても使用され、組み込みシステムにも多く使われた。 (ja) R3000（英語：R3000）是美普思科技开发的32位RISC微处理器芯片组，实现了MIPS I指令集架构（ISA）。芯片组于1988年6月推出，成为了第二个采用MIPS架构的芯片组，取代了R2000成为MIPS架构的旗舰微处理器。处理器的工作频率为20、25和33.33MHz。 (zh) El R3000 es un chipset de microprocesador RISC de 32 bits desarrollado por MIPS Computer Systems que implementó la arquitectura del conjunto de instrucciones MIPS I (ISA). Introducido en junio de 1988, fue la segunda implementación de MIPS, sucediendo al R2000 como el microprocesador insignia de MIPS. Funcionó a 20, 25 y 33.33 MHz. La CPU R3000 no incluye caché L1. En su lugar, su controlador de caché en chip opera datos externos y cachés de instrucciones de hasta 256 KB cada uno. Puede acceder a ambas cachés durante el mismo ciclo de reloj. (es) The R3000 is a 32-bit RISC microprocessor chipset developed by MIPS Computer Systems that implemented the MIPS I instruction set architecture (ISA). Introduced in June 1988, it was the second MIPS implementation, succeeding the R2000 as the flagship MIPS microprocessor. It operated at 20, 25 and 33.33 MHz. The R3000 CPU does not include level 1 cache. Instead, its on-chip cache controller operates external data and instruction caches of up to 256 KB each. It can access both caches during the same clock cycle. Derivatives of the R3000 for non-embedded applications include: (en) R3000 — 32-разрядный микропроцессорный комплект с архитектурой RISC, разработанный компанией MIPS Technologies и реализующий архитектуру набора команд MIPS I. Комплект был представлен в июне 1988 года, это была вторая реализация архитектуры MIPS, пришедшая на смену микропроцессорному комплекту R2000 в качестве флагманской. Был доступен с тактовыми частотами 20, 25 и 33,33 МГц. (ru)
name	R3000 (en)
foaf:depiction
dcterms:subject	MIPS microprocessors 32-bit microprocessors MIPS implementations
Wikipage page ID	4047826 (xsd:integer)
Wikipage revision ID	1123340255 (xsd:integer)
Link from a Wikipage to another Wikipage	Prime Computer Bemani System 573 Analog MIPS microprocessors Mongoose-V NEC Corporation MIPS RISC/os DECstation DECsystem NASA NEC Coprocessor Translation Lookaside Buffer Chipset Silicon Graphics Embedded system Translation lookaside buffer CPU cache Workstation 32-bit Addressing mode Evans & Sutherland Fabless Pyramid Technology Tandem Computers Ardent Computer Atari Jaguar 32-bit microprocessors MIPS implementations Thousandth of an inch Digital Equipment Corporation Philips Semiconductors PlayStation (console) PlayStation 2 Sony Sony NEWS Instruction pipeline Instruction set architecture Integrated Device Technology Microprocessor New Horizons R2000 (microprocessor) Reduced instruction set computer Seiko Epson Complementary metal–oxide–semiconductor IEEE Micro Memory Management Unit RISC 680x0 80x86 LSI Logic Aluminium interconnect Whitechapel Workstations Multiprocessor MIPS Computer Systems MIPS I dbr:EWS4800 dbr:Instruction_decoding dbr:UP4800 dbr:Performance_Semiconductor
Link from a Wikipage to an external page	http://www.cpu-world.com/CPUs/R3000/
sameAs	R3000 R3000 R3000 R3000 R3000 R3000 R3000 R3000 R3000 R3000
dbp:wikiPageUsesTemplate	dbt:MIPS_microprocessors

Faceted Search & Find service v1.17_git139 as of Feb 29 2024

Alternative Linked Data Documents: ODE Content Formats:

RDF

ODATA

Microdata

About

OpenLink Virtuoso version 08.03.3330 as of Mar 19 2024, on Linux (x86_64-generic-linux-glibc212), Single-Server Edition (378 GB total memory, 60 GB memory in use)
Data on this page belongs to its respective rights holders.
Virtuoso Faceted Browser Copyright © 2009-2024 OpenLink Software