| rdfs:comment
| - MIPS (un acrónimo de microprocesador sin etapas de tuberías interbloqueadas) fue un proyecto de investigación realizado por John L. Hennessy en la Universidad de Stanford entre 1981 y 1984. MIPS investigó un tipo de arquitectura de conjunto de instrucciones (ISA) que ahora se llama Equipo de conjunto de instrucciones reducido (RISC). su implementación como microprocesador con tecnología de semiconductores de integración a gran escala (VLSI), y la explotación efectiva de las arquitecturas RISC con optimizadores de compilación. MIPS, junto con el IBM 801 y el , fueron los tres proyectos de investigación que promovieron y popularizaron la tecnología RISC a mediados de los años ochenta. En reconocimiento al impacto que los MIPS tuvieron en la computación, Hennessey fue galardonada con la Medal (es)
- MIPS, an acronym for Microprocessor without Interlocked Pipeline Stages, was a research project conducted by John L. Hennessy at Stanford University between 1981 and 1984. MIPS investigated a type of instruction set architecture (ISA) now called reduced instruction set computer (RISC), its implementation as a microprocessor with very large scale integration (VLSI) semiconductor technology, and the effective exploitation of RISC architectures with optimizing compilers. MIPS, together with the IBM 801 and Berkeley RISC, were the three research projects that pioneered and popularized RISC technology in the mid-1980s. In recognition of the impact MIPS made on computing, Hennessey was awarded the IEEE John von Neumann Medal in 2000 by the Institute of Electrical and Electronics Engineers (IEEE) (en)
|
| has abstract
| - MIPS (un acrónimo de microprocesador sin etapas de tuberías interbloqueadas) fue un proyecto de investigación realizado por John L. Hennessy en la Universidad de Stanford entre 1981 y 1984. MIPS investigó un tipo de arquitectura de conjunto de instrucciones (ISA) que ahora se llama Equipo de conjunto de instrucciones reducido (RISC). su implementación como microprocesador con tecnología de semiconductores de integración a gran escala (VLSI), y la explotación efectiva de las arquitecturas RISC con optimizadores de compilación. MIPS, junto con el IBM 801 y el , fueron los tres proyectos de investigación que promovieron y popularizaron la tecnología RISC a mediados de los años ochenta. En reconocimiento al impacto que los MIPS tuvieron en la computación, Hennessey fue galardonada con la Medalla John von Neumann IEEE en 2000 por IEEE (compartida con David A. Patterson ), el Premio Eckert-Mauchly en 2001 por la Association for Computing Machinery, Seymour Cray. Premio de Ingeniería Informática en 2001 por parte de la IEEE Computer Society y, nuevamente, con David Patterson, el Premio Turing en 2017 por parte de la ACM. El proyecto se inició en 1981 en respuesta a informes de proyectos similares en IBM (801) y la Universidad de California, Berkeley. Hennessy y sus estudiantes graduados dirigieron MIPS hasta su conclusión en 1984. Hennessey fundó MIPS Computer Systems en el mismo año para comercializar la tecnología desarrollada por el proyecto. En 1985, MIPS Computer Systems anunció una nueva ISA, también llamada MIPS, y su primera implementación, el microprocesador R2000. El MIPS ISA comercial y sus implementaciones se utilizaron ampliamente, apareciendo en dispositivos integrados, computadoras personales, estaciones de trabajo, servidores y supercomputadores. A partir de mayo de 2017, el MIPS ISA comercial es propiedad de Imagination Technologies y se utiliza principalmente en dispositivos integrados. A fines de la década de 1980, Hennessy realizó un proyecto de seguimiento llamado MIPS-X en Stanford. El MIPS ISA se basó en una palabra-de-32 bits. Soportaba el direccionamiento de 32 bits y estaba dirigido por palabra. Era una arquitectura load-store — todas las referencias a la memoria utilizada cargan y almacenan instrucciones que copian datos entre la memoria principal y 32 registros de propósito general (GPR). Todas las demás instrucciones, como la aritmética de enteros, operan en los GPR. Poseía un conjunto de instrucciones básicas que consta de instrucciones para flujo de control, aritmética de enteros y operaciones lógicas. Para minimizar las paradas de la tubería, todas las instrucciones, excepto la carga y el almacenamiento, deben ejecutarse en un ciclo de reloj . No había instrucciones para la multiplicación o división de enteros, ni operaciones para números de punto flotante . La arquitectura expuso todos los peligros causados por la tubería de cinco etapas con ranuras de retardo . El compilador programó instrucciones para evitar peligros que resulten en un cálculo incorrecto y al mismo tiempo garantizar que el código generado minimice el tiempo de ejecución. Las instrucciones MIPS son de 16 o 32 bits de largo. La decisión de exponer todos los peligros fue motivada por el deseo de maximizar el rendimiento al minimizar las rutas críticas, que alargan los circuitos de bloqueo. Las instrucciones se agruparon en palabras de instrucción de 32 bits (ya que MIPS se dirige a la palabra). Una palabra de instrucción de 32 bits podría contener dos operaciones de 16 bits. Estos fueron incluidos para reducir el tamaño del código de máquina. El microprocesador MIPS fue implementado en la lógica NMOS. (es)
- MIPS, an acronym for Microprocessor without Interlocked Pipeline Stages, was a research project conducted by John L. Hennessy at Stanford University between 1981 and 1984. MIPS investigated a type of instruction set architecture (ISA) now called reduced instruction set computer (RISC), its implementation as a microprocessor with very large scale integration (VLSI) semiconductor technology, and the effective exploitation of RISC architectures with optimizing compilers. MIPS, together with the IBM 801 and Berkeley RISC, were the three research projects that pioneered and popularized RISC technology in the mid-1980s. In recognition of the impact MIPS made on computing, Hennessey was awarded the IEEE John von Neumann Medal in 2000 by the Institute of Electrical and Electronics Engineers (IEEE) (shared with David A. Patterson), the Eckert–Mauchly Award in 2001 by the Association for Computing Machinery, the Seymour Cray Computer Engineering Award in 2001 by the IEEE Computer Society, and, again with David Patterson, the Turing Award in 2017 by the ACM. The project was initiated in 1981 in response to reports of similar projects at IBM (the 801) and the University of California, Berkeley (the RISC). MIPS was conducted by Hennessy and his graduate students until its conclusion in 1984. Hennessey founded MIPS Computer Systems in the same year to commercialize the technology developed by the project. In 1985, MIPS Computer Systems announced a new ISA, also called MIPS, and its first implementation, the R2000 microprocessor. The commercial MIPS ISA, and its implementations went on to be widely used, appearing in embedded computers, personal computers, workstations, servers, and supercomputers. As of May 2017, the commercial MIPS ISA is owned by Imagination Technologies, and is used mainly in embedded computers. In the late 1980s, a follow-up project called MIPS-X was conducted by Hennessy at Stanford. The MIPS ISA was based on a 32-bit word. It supported 32-bit addressing, and was word-addressed. It was a load/store architecture—all references to memory used load and store instructions that copied data between the main memory and 32 general-purpose registers (GPRs). All other instructions, such as integer arithmetic, operated on the GPRs. It possessed a basic instruction set consisting of instructions for control flow, integer arithmetic, and logical operations. To minimize pipeline stalls, all instructions except for load and store had to be executed in one clock cycle. There were no instructions for integer multiplication or division, or operations for floating-point numbers. The architecture exposed all hazards caused by the five-stage pipeline with delay slots. The compiler scheduled instructions to avoid hazards resulting in incorrect computation whilst simultaneously ensuring that the generated code minimized execution time. MIPS instructions are 16 or 32 bit long. The decision to expose all hazards was motivated by the desire to maximize performance by minimizing critical paths, which interlock circuits lengthened. Instructions were packed into 32-bit instruction words (as MIPS is word-addressed). A 32-bit instruction word could contain two 16-bit operations. These were included to reduce the size of machine code. The MIPS microprocessor was implemented in NMOS logic. (en)
|
![[RDF Data]](/fct/images/sw-rdf-blue.png)
![[cxml]](/fct/images/cxml_doc.png)
![[csv]](/fct/images/csv_doc.png)
![[text]](/fct/images/ntriples_doc.png)
![[turtle]](/fct/images/n3turtle_doc.png)
![[ld+json]](/fct/images/jsonld_doc.png)
![[rdf+json]](/fct/images/json_doc.png)
![[rdf+xml]](/fct/images/xml_doc.png)
![[atom+xml]](/fct/images/atom_doc.png)
![[html]](/fct/images/html_doc.png)