Multi-threshold CMOS (MTCMOS) is a variation of CMOS chip technology which has transistors with multiple threshold voltages (Vth) in order to optimize delay or power. The Vth of a MOSFET is the gate voltage where an inversion layer forms at the interface between the insulating layer (oxide) and the substrate (body) of the transistor. Low Vth devices switch faster, and are therefore useful on critical delay paths to minimize clock periods. The penalty is that low Vth devices have substantially higher static leakage power. High Vth devices are used on non-critical paths to reduce static leakage power without incurring a delay penalty. Typical high Vth devices reduce static leakage by 10 times compared with low Vth devices.
| Attributes | Values |
|---|
| rdf:type
| |
| rdfs:label
| - 다중 문턱 CMOS (ko)
- Multi-threshold CMOS (en)
|
| rdfs:comment
| - 다중 문턱 CMOS, 멀티 스레숄드 CMOS(Multi-Threshold CMOS)는 지연이나 전력을 최적화하기 위해 여러 (Vth)의 트랜지스터가 있는 CMOS 칩 기술의 일종이다. MOSFET의 Vth는 역전층이 절연층(산화물)과 트랜지스터 서브스트레이트(바디) 간 접점에서 형성되는 게이트 전압이다. Vth가 낮은 장치들은 더 빠른 전환이 가능하므로 클럭 시간을 최소화하기 위한 중요한 지연 경로에 유용하다. 단점은 Vth가 낮은 장치들은 정적 유실 전력이 상당히 더 높다는 것이다. Vth가 높은 장치들은 지연 단점을 일으키지 않고 정적 유실 전력을 감소시키기 위한 중요치 않은 경로에 사용된다. Vth가 높은 장치들은 일반적으로 낮은 Vth의 장치들보다 10배까지 정적 유실을 감소시킨다. 다중 문턱 전압의 장치를 만드는 한 방식은 각기 다른 바이어스 전압(Vb)을 트랜지스터의 베이스나 벌크 터미널에 적용하는 것이다. 다른 방식들에는 의 두께를 조정하는 등의 일이 수반될 수 있다. (ko)
- Multi-threshold CMOS (MTCMOS) is a variation of CMOS chip technology which has transistors with multiple threshold voltages (Vth) in order to optimize delay or power. The Vth of a MOSFET is the gate voltage where an inversion layer forms at the interface between the insulating layer (oxide) and the substrate (body) of the transistor. Low Vth devices switch faster, and are therefore useful on critical delay paths to minimize clock periods. The penalty is that low Vth devices have substantially higher static leakage power. High Vth devices are used on non-critical paths to reduce static leakage power without incurring a delay penalty. Typical high Vth devices reduce static leakage by 10 times compared with low Vth devices. (en)
|
| dcterms:subject
| |
| Wikipage page ID
| |
| Wikipage revision ID
| |
| Link from a Wikipage to another Wikipage
| |
| sameAs
| |
| dbp:wikiPageUsesTemplate
| |
| has abstract
| - Multi-threshold CMOS (MTCMOS) is a variation of CMOS chip technology which has transistors with multiple threshold voltages (Vth) in order to optimize delay or power. The Vth of a MOSFET is the gate voltage where an inversion layer forms at the interface between the insulating layer (oxide) and the substrate (body) of the transistor. Low Vth devices switch faster, and are therefore useful on critical delay paths to minimize clock periods. The penalty is that low Vth devices have substantially higher static leakage power. High Vth devices are used on non-critical paths to reduce static leakage power without incurring a delay penalty. Typical high Vth devices reduce static leakage by 10 times compared with low Vth devices. One method of creating devices with multiple threshold voltages is to apply different bias voltages (Vb) to the base or bulk terminal of the transistors. Other methods involve adjusting the gate oxide thickness, gate oxide dielectric constant (material type), or dopant concentration in the channel region beneath the gate oxide. A common method of fabricating multi-threshold CMOS involves simply adding additional photolithography and ion implantation steps. For a given fabrication process, the Vth is adjusted by altering the concentration of dopant atoms in the channel region beneath the gate oxide. Typically, the concentration is adjusted by ion implantation method. For example, photolithography methods are applied to cover all devices except the p-MOSFETs with photoresist. Ion implantation is then completed, with ions of the chosen dopant type penetrating the gate oxide in areas where no photoresist is present. The photoresist is then stripped. Photolithography methods are again applied to cover all devices except the n-MOSFETs. Another implantation is then completed using a different dopant type, with ions penetrating the gate oxide. The photoresist is stripped. At some point during the subsequent fabrication process, implanted ions are activated by annealing at an elevated temperature. In principle, any number of threshold voltage transistors can be produced. For CMOS having two threshold voltages, one additional photomasking and implantation step is required for each of p-MOSFET and n-MOSFET. For fabrication of normal, low, and high Vth CMOS, four additional steps are required relative to conventional single-Vth CMOS. (en)
- 다중 문턱 CMOS, 멀티 스레숄드 CMOS(Multi-Threshold CMOS)는 지연이나 전력을 최적화하기 위해 여러 (Vth)의 트랜지스터가 있는 CMOS 칩 기술의 일종이다. MOSFET의 Vth는 역전층이 절연층(산화물)과 트랜지스터 서브스트레이트(바디) 간 접점에서 형성되는 게이트 전압이다. Vth가 낮은 장치들은 더 빠른 전환이 가능하므로 클럭 시간을 최소화하기 위한 중요한 지연 경로에 유용하다. 단점은 Vth가 낮은 장치들은 정적 유실 전력이 상당히 더 높다는 것이다. Vth가 높은 장치들은 지연 단점을 일으키지 않고 정적 유실 전력을 감소시키기 위한 중요치 않은 경로에 사용된다. Vth가 높은 장치들은 일반적으로 낮은 Vth의 장치들보다 10배까지 정적 유실을 감소시킨다. 다중 문턱 전압의 장치를 만드는 한 방식은 각기 다른 바이어스 전압(Vb)을 트랜지스터의 베이스나 벌크 터미널에 적용하는 것이다. 다른 방식들에는 의 두께를 조정하는 등의 일이 수반될 수 있다. (ko)
|
| gold:hypernym
| |
| prov:wasDerivedFrom
| |
| page length (characters) of wiki page
| |
| foaf:isPrimaryTopicOf
| |
| is Link from a Wikipage to another Wikipage
of | |
| is Wikipage redirect
of | |
| is foaf:primaryTopic
of | |
![[RDF Data]](/fct/images/sw-rdf-blue.png)
![[cxml]](/fct/images/cxml_doc.png)
![[csv]](/fct/images/csv_doc.png)
![[text]](/fct/images/ntriples_doc.png)
![[turtle]](/fct/images/n3turtle_doc.png)
![[ld+json]](/fct/images/jsonld_doc.png)
![[rdf+json]](/fct/images/json_doc.png)
![[rdf+xml]](/fct/images/xml_doc.png)
![[atom+xml]](/fct/images/atom_doc.png)
![[html]](/fct/images/html_doc.png)