This HTML5 document contains 118 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

Prefix	IRI
n19	http://www.oracle.com/technetwork/server-storage/solarisstudio/documentation/
dct	http://purl.org/dc/terms/
yago-res	http://yago-knowledge.org/resource/
dbo	http://dbpedia.org/ontology/
foaf	http://xmlns.com/foaf/0.1/
dbpedia-ko	http://ko.dbpedia.org/resource/
n14	https://lwn.net/Articles/573436/
n22	https://global.dbpedia.org/id/
yago	http://dbpedia.org/class/yago/
n23	https://git.kernel.org/pub/scm/linux/kernel/git/torvalds/linux.git/tree/Documentation/
dbpedia-ru	http://ru.dbpedia.org/resource/
dbt	http://dbpedia.org/resource/Template:
rdfs	http://www.w3.org/2000/01/rdf-schema#
dbpedia-uk	http://uk.dbpedia.org/resource/
n8	http://www.hpl.hp.com/techreports/2004/
freebase	http://rdf.freebase.com/ns/
dbpedia-pl	http://pl.dbpedia.org/resource/
dbpedia-cs	http://cs.dbpedia.org/resource/
n16	http://www.linuxjournal.com/article/
n15	http://www.rdrop.com/users/paulmck/scalability/paper/
rdf	http://www.w3.org/1999/02/22-rdf-syntax-ns#
n25	http://dbpedia.org/resource/Memory-mapped_I/
owl	http://www.w3.org/2002/07/owl#
dbpedia-zh	http://zh.dbpedia.org/resource/
wikipedia-en	http://en.wikipedia.org/wiki/
dbc	http://dbpedia.org/resource/Category:
dbp	http://dbpedia.org/property/
prov	http://www.w3.org/ns/prov#
xsdh	http://www.w3.org/2001/XMLSchema#
gold	http://purl.org/linguistics/gold/
wikidata	http://www.wikidata.org/entity/
dbr	http://dbpedia.org/resource/
dbpedia-ja	http://ja.dbpedia.org/resource/

Statements

Subject Item

dbr:Memory_barrier

rdf:type

yago:YagoLegalActor yago:YagoLegalActorGeo yago:Object100002684 yago:LivingThing100004258 yago:Whole100003553 yago:Person100007846 dbo:ProgrammingLanguage owl:Thing yago:Organism100004475 yago:Assistant109815790 yago:PhysicalEntity100001930 yago:WikicatConsistencyModels yago:Worker109632518 yago:Model110324560 yago:CausalAgent100007347

rdfs:label

Paměťová bariéra Барьер памяти メモリバリア 메모리 배리어 内存屏障 Memory barrier Бар'єр пам'яті Bariera pamięci

rdfs:comment

メモリバリア（英: Memory Barrier）またはメモリフェンス（Memory Fence）とは、その前後のメモリ操作の順序性を制限するCPUの命令の一種である。 CPUには、性能最適化策としてアウト・オブ・オーダー実行を行うものがあり、メモリのロード命令やストア命令を含めて順序を入れ替えて実行する。この命令の並べ替えは、ひとつのスレッドの中で一般に暗黙のうちに行われるが、マルチスレッドプログラムやデバイスドライバでは慎重に制御しない限り予測不能の動作を生じる原因となる。順序性の制限の方法はハードウェア依存であり、そのアーキテクチャによって定義される。アーキテクチャによってはいくつかのバリアを用意して、それぞれ異なった順序性制限を実現している場合がある。 メモリバリアは低レベルの機械語で使われることが多く、複数のデバイスが共有するメモリを操作するのに使われる。そのようなコードとして、同期プリミティブ、マルチプロセッサシステムでのロックフリーなデータ構造、何らかのハードウェア機器を制御するデバイスドライバなどがある。 Bariera pamięci – punkt w programie, w którym wymusza się na systemie komputerowym zsynchronizowanie zawartości pamięci, tj. uszeregowanie wszystkich zapisów i odczytów. Jest to potrzebne, ponieważ niektóre mikroprocesory w celu uzyskania lepszej wydajności nie uaktualniają od razu zawartości pamięci głównej lub podręcznej, np. zastępując powtarzające się zapisy pod ten sam adres w jedno, opóźnione, odwołanie do pamięci. Bariera pamięci jest realizowana przez specjalną instrukcję procesora. 메모리 배리어(memory barrier)는 중앙 처리 장치나 컴파일러에게 특정 연산의 순서를 강제하도록 하는 기능이다. 중앙 처리 장치에서는 비순차적 명령어 처리 기법을 통해 연산 결과에 영향이 가지 않도록 연산의 순서를 뒤바꿀 수 있으며, 컴파일러에서도 역시 비슷한 최적화를 수행한다. 하지만, 이러한 기능은 여러 스레드가 동시에 돌아가는 경우, 코드의 실행 순서가 바뀌어 실행되는 동안 다른 스레드에서 그 부분에 대한 메모리를 접근하여 잘못된 결과를 내놓을 수 있다.따라서 특정 부분에 대하여 실행 순서를 강제하는 메모리 배리어를 놓아야 한다. Барьер памяти (англ. memory barrier, membar, memory fence, fence instruction) — вид барьерной инструкции, которая приказывает компилятору (при генерации инструкций) и центральному процессору (при исполнении инструкций) устанавливать строгую последовательность между обращениями к памяти до и после барьера. Это означает, что все обращения к памяти перед барьером будут гарантированно выполнены до первого обращения к памяти после барьера. Бар'єр пам'яті (англ. Memory barrier) — різновид комп'ютерної інструкцї типу бар'єр, що дає команду центральному процесору (CPU) або компілятору накласти обмеження на операцій по роботі з пам'яттю, які відбуваються перед і після інструкції бар'єру. Це як правило означає, що операції, описані перед бар'єром гарантовано будуть виконані перед тим, як будуть виконуватися операції після бар'єру. 内存屏障（英語：Memory barrier），也称内存栅栏，内存栅障，屏障指令等，是一类同步屏障指令，它使得 CPU 或编译器在对内存进行操作的时候, 严格按照一定的顺序来执行, 也就是说在内存屏障之前的指令和之后的指令不会由于系统优化等原因而导致乱序。 大多数现代计算机为了提高性能而采取乱序执行，这使得内存屏障成为必须。 语义上，内存屏障之前的所有写操作都要写入内存；内存屏障之后的读操作都可以获得同步屏障之前的写操作的结果。因此，对于敏感的程序块，写操作之后、读操作之前可以插入内存屏障。 In computing, a memory barrier, also known as a membar, memory fence or fence instruction, is a type of barrier instruction that causes a central processing unit (CPU) or compiler to enforce an ordering constraint on memory operations issued before and after the barrier instruction. This typically means that operations issued prior to the barrier are guaranteed to be performed before operations issued after the barrier. Paměťová bariéra (anglicky memory barrier, membar nebo memory fence) je označení strojové instrukce procesoru realizující . Její použití zaručuje, že instrukce pracující s pamětí uvedené před ní budou provedeny všechny dříve, než začne provádění instrukcí pracujících s pamětí, které jsou uvedeny za ní. V širším významu může paměťová bariéra znamenat i zvláštní příkaz pro překladač, aby patřičným způsobem zrealizoval překlad.

rdfs:seeAlso

dbr:Memory_model_(programming)

dct:subject

dbc:Instruction_processing dbc:Computer_memory dbc:Consistency_models

dbo:wikiPageID

728216

dbo:wikiPageRevisionID

1123646591

dbo:wikiPageWikiLink

dbc:Instruction_processing dbr:Concurrency_(computer_science) dbr:Random-access_memory dbr:Machine_code dbr:C_(programming_language) dbr:Compiler dbr:Machine_language dbr:Windows_API dbc:Computer_memory dbr:Abstraction_layer dbr:Thread_(computing) dbr:GNU_Compiler_Collection dbr:Barrier_(computer_science) dbr:Out-of-order_execution dbr:.NET_Framework dbr:Central_processing_unit dbr:C++ dbr:Memory_ordering dbr:Computing dbc:Consistency_models dbr:Device_driver dbr:Personal_computer_hardware n25:O dbr:Mutual_exclusion dbr:Instruction_(computer_science) dbr:Application_programming_interface dbr:Multiprocessing dbr:Synchronization_(computer_science) dbr:Multi-core_processor dbr:Opcode dbr:Pthreads dbr:Non-blocking_synchronization dbr:Semaphore_(programming) dbr:Lock-free_and_wait-free_algorithms dbr:Double-checked_locking dbr:Semantics dbr:Concurrent_computing dbr:Java_(programming_language) dbr:Meltdown_(security_vulnerability) dbr:Program_optimization dbr:Memory_model_(programming) dbr:Language_primitive

dbo:wikiPageExternalLink

n8:HPL-2004-209.html n14: n15:whymb.2010.07.23a.pdf n16:8211 n19:oss-compiler-barriers-176055.pdf n19:oss-memory-barriers-fences-176056.pdf n23:memory-barriers.txt

owl:sameAs

dbpedia-pl:Bariera_pamięci wikidata:Q875051 yago-res:Memory_barrier n22:524c3 dbpedia-ru:Барьер_памяти freebase:m.0365l2 dbpedia-zh:内存屏障 dbpedia-uk:Бар'єр_пам'яті dbpedia-ko:메모리_배리어 dbpedia-cs:Paměťová_bariéra dbpedia-ja:メモリバリア

dbp:wikiPageUsesTemplate

dbt:Use_mdy_dates dbt:Portal dbt:More_citations_needed dbt:Em dbt:Linux_kernel dbt:Mono dbt:See_also dbt:Use_American_English dbt:Reflist

dbo:abstract

Bariera pamięci – punkt w programie, w którym wymusza się na systemie komputerowym zsynchronizowanie zawartości pamięci, tj. uszeregowanie wszystkich zapisów i odczytów. Jest to potrzebne, ponieważ niektóre mikroprocesory w celu uzyskania lepszej wydajności nie uaktualniają od razu zawartości pamięci głównej lub podręcznej, np. zastępując powtarzające się zapisy pod ten sam adres w jedno, opóźnione, odwołanie do pamięci. Bariera pamięci jest realizowana przez specjalną instrukcję procesora. Bez zastosowania bariery może dojść do sytuacji, gdy wątki lub procesy odwołując się do tego samego adresu pamięci odczytają zupełnie inne dane, co będzie błędem. 内存屏障（英語：Memory barrier），也称内存栅栏，内存栅障，屏障指令等，是一类同步屏障指令，它使得 CPU 或编译器在对内存进行操作的时候, 严格按照一定的顺序来执行, 也就是说在内存屏障之前的指令和之后的指令不会由于系统优化等原因而导致乱序。 大多数现代计算机为了提高性能而采取乱序执行，这使得内存屏障成为必须。 语义上，内存屏障之前的所有写操作都要写入内存；内存屏障之后的读操作都可以获得同步屏障之前的写操作的结果。因此，对于敏感的程序块，写操作之后、读操作之前可以插入内存屏障。 메모리 배리어(memory barrier)는 중앙 처리 장치나 컴파일러에게 특정 연산의 순서를 강제하도록 하는 기능이다. 중앙 처리 장치에서는 비순차적 명령어 처리 기법을 통해 연산 결과에 영향이 가지 않도록 연산의 순서를 뒤바꿀 수 있으며, 컴파일러에서도 역시 비슷한 최적화를 수행한다. 하지만, 이러한 기능은 여러 스레드가 동시에 돌아가는 경우, 코드의 실행 순서가 바뀌어 실행되는 동안 다른 스레드에서 그 부분에 대한 메모리를 접근하여 잘못된 결과를 내놓을 수 있다.따라서 특정 부분에 대하여 실행 순서를 강제하는 메모리 배리어를 놓아야 한다. Барьер памяти (англ. memory barrier, membar, memory fence, fence instruction) — вид барьерной инструкции, которая приказывает компилятору (при генерации инструкций) и центральному процессору (при исполнении инструкций) устанавливать строгую последовательность между обращениями к памяти до и после барьера. Это означает, что все обращения к памяти перед барьером будут гарантированно выполнены до первого обращения к памяти после барьера. Барьеры памяти необходимы, так как большинство современных процессоров используют оптимизации производительности, которые могут привести к переупорядочиванию инструкций. Также переупорядочивание обращений к памяти может быть вызвано компилятором в процессе оптимизации использования регистров целевого процессора. Такие перестановки обычно не влияют на корректность программы с одним потоком исполнения, но могут вызвать непредсказуемое поведение в многопоточных программах. Правила изменения порядка исполнения инструкций зависят от архитектуры. Некоторые архитектуры предоставляют несколько типов барьеров с различными гарантиями. Например, amd64 предоставляет следующие инструкции: SFENCE (англ. store fence), LFENCE(англ. load fence), MFENCE(англ. memory fence).Intel Itanium обеспечивает отдельные «запоминающие» (англ. acquire) и «освобождающие» (англ. release) барьеры памяти, которые учитывают видимость операций чтения после записи с точки зрения читателя и писателя соответственно. Барьеры памяти, как правило, используются при реализации примитивов синхронизации, неблокирующих структур данных и драйверов, которые взаимодействуют с аппаратным обеспечением. Paměťová bariéra (anglicky memory barrier, membar nebo memory fence) je označení strojové instrukce procesoru realizující . Její použití zaručuje, že instrukce pracující s pamětí uvedené před ní budou provedeny všechny dříve, než začne provádění instrukcí pracujících s pamětí, které jsou uvedeny za ní. V širším významu může paměťová bariéra znamenat i zvláštní příkaz pro překladač, aby patřičným způsobem zrealizoval překlad. Motivací pro vznik této instrukce jsou jednak překladače a procesory umožňující přerovnání instrukcí za účelem efektivnějšího využití superskalárních procesorů, jednak , kdy se například dělí o přístup ke stejným datům několik vláken. メモリバリア（英: Memory Barrier）またはメモリフェンス（Memory Fence）とは、その前後のメモリ操作の順序性を制限するCPUの命令の一種である。 CPUには、性能最適化策としてアウト・オブ・オーダー実行を行うものがあり、メモリのロード命令やストア命令を含めて順序を入れ替えて実行する。この命令の並べ替えは、ひとつのスレッドの中で一般に暗黙のうちに行われるが、マルチスレッドプログラムやデバイスドライバでは慎重に制御しない限り予測不能の動作を生じる原因となる。順序性の制限の方法はハードウェア依存であり、そのアーキテクチャによって定義される。アーキテクチャによってはいくつかのバリアを用意して、それぞれ異なった順序性制限を実現している場合がある。 メモリバリアは低レベルの機械語で使われることが多く、複数のデバイスが共有するメモリを操作するのに使われる。そのようなコードとして、同期プリミティブ、マルチプロセッサシステムでのロックフリーなデータ構造、何らかのハードウェア機器を制御するデバイスドライバなどがある。 Бар'єр пам'яті (англ. Memory barrier) — різновид комп'ютерної інструкцї типу бар'єр, що дає команду центральному процесору (CPU) або компілятору накласти обмеження на операцій по роботі з пам'яттю, які відбуваються перед і після інструкції бар'єру. Це як правило означає, що операції, описані перед бар'єром гарантовано будуть виконані перед тим, як будуть виконуватися операції після бар'єру. Бар'єри пам'яті є необхідними оскільки більшість сучасних CPU застосовують оптимізацію для підвищення продуктивності, що може призвести до позачергового виконання інструкцій. Це перевпорядкування операцій по роботі з пам'яттю (зчитування і запис) як правило відбувається непомітно для програми із єдиним потоком виконання, але може призвести до неочікуваної поведінки при паралельному виконанні і в драйверах пристроїв, якщо це уважно не контролювати. Точна реалізація обмеження щодо впорядкування залежить від апаратного втілення і визначається архітектурою моделі впорядкування пам'яті. В деяких архітектурах існує декілька бар'єрів, що накладають різні обмеження щодо впорядкування інструкцій. Бар'єри пам'яті як правило використовуються при реалізації низько-рівневого машинного коду, який працює із пам'яттю що спільно використовується декількома пристроями. Такий код містить примітиви синхронізації і lock-free структури даних на багатопроцесорних системах, і драйвери пристроїв, що взаємодіють із обладнанням комп'ютера. In computing, a memory barrier, also known as a membar, memory fence or fence instruction, is a type of barrier instruction that causes a central processing unit (CPU) or compiler to enforce an ordering constraint on memory operations issued before and after the barrier instruction. This typically means that operations issued prior to the barrier are guaranteed to be performed before operations issued after the barrier. Memory barriers are necessary because most modern CPUs employ performance optimizations that can result in out-of-order execution. This reordering of memory operations (loads and stores) normally goes unnoticed within a single thread of execution, but can cause unpredictable behavior in concurrent programs and device drivers unless carefully controlled. The exact nature of an ordering constraint is hardware dependent and defined by the architecture's memory ordering model. Some architectures provide multiple barriers for enforcing different ordering constraints. Memory barriers are typically used when implementing low-level machine code that operates on memory shared by multiple devices. Such code includes synchronization primitives and lock-free data structures on multiprocessor systems, and device drivers that communicate with computer hardware.

gold:hypernym

dbr:Instruction

prov:wasDerivedFrom

wikipedia-en:Memory_barrier?oldid=1123646591&ns=0

dbo:wikiPageLength

11711

foaf:isPrimaryTopicOf

wikipedia-en:Memory_barrier