This HTML5 document contains 168 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

PrefixIRI
dbthttp://dbpedia.org/resource/Template:
wikipedia-enhttp://en.wikipedia.org/wiki/
dbpedia-fihttp://fi.dbpedia.org/resource/
n36https://web.archive.org/web/20120513023117/http:/www.rte.se/blog/blogg-modesty-corex/
dbrhttp://dbpedia.org/resource/
n29http://www.jennic.com/
n16http://commons.wikimedia.org/wiki/Special:FilePath/
dbpedia-frhttp://fr.dbpedia.org/resource/
dctermshttp://purl.org/dc/terms/
n22http://www.beyondsemi.com/
rdfshttp://www.w3.org/2000/01/rdf-schema#
n19http://jolt.law.harvard.edu/articles/pdf/v25/
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
n30http://dbpedia.org/resource/File:
dbphttp://dbpedia.org/property/
xsdhhttp://www.w3.org/2001/XMLSchema#
dbohttp://dbpedia.org/ontology/
dbpedia-srhttp://sr.dbpedia.org/resource/
dbpedia-huhttp://hu.dbpedia.org/resource/
dbpedia-jahttp://ja.dbpedia.org/resource/
n17https://openrisc.io/
dbchttp://dbpedia.org/resource/Category:
dbpedia-dehttp://de.dbpedia.org/resource/
n18http://www.eetimes.com/story/
n33https://www.flextronics.com/
yagohttp://dbpedia.org/class/yago/
dbpedia-ruhttp://ru.dbpedia.org/resource/
wikidatahttp://www.wikidata.org/entity/
goldhttp://purl.org/linguistics/gold/
n39https://global.dbpedia.org/id/
yago-reshttp://yago-knowledge.org/resource/
dbpedia-ithttp://it.dbpedia.org/resource/
dbpedia-cahttp://ca.dbpedia.org/resource/
provhttp://www.w3.org/ns/prov#
foafhttp://xmlns.com/foaf/0.1/
n8https://web.archive.org/web/20070717073636/http:/www.dynalith.com/
n26http://www.imperas.com/
freebasehttp://rdf.freebase.com/ns/
dbpedia-eshttp://es.dbpedia.org/resource/
owlhttp://www.w3.org/2002/07/owl#

Statements

Subject Item
dbr:OpenRISC
rdf:type
yago:PhysicalEntity100001930 yago:Conductor103088707 yago:WikicatSoftMicroprocessors yago:Chip103020034 yago:Device103183080 dbo:Band yago:WikicatMicroprocessors yago:WikicatEmbeddedMicroprocessors yago:Object100002684 yago:Instrumentality103575240 yago:WikicatOpenMicroprocessors yago:Whole100003553 yago:Microprocessor103760310 yago:SemiconductorDevice104171831 yago:Artifact100021939
rdfs:label
OpenRISC OpenRISC OpenRISC OpenRISC OpenRISC OpenRISC OpenRISC OpenRISC
rdfs:comment
OpenRISC és un disseny de CPU RISC d'especificació , realitzat per OpenCores i publicat sota la llicència LGPL. El disseny estè implementat amb el llenguatge de descripció de hardware (HDL) verilog, ha estat fabricat exitosament tant com circuit integrat ASIC com implementat mitjançant entorns FPGA. La ha estat portada a OpenRISC per permetre el desenvolupament en diferents llenguatges. Linux i uClinux han estat també portats a aquest processador. OpenRISC is a project to develop a series of open-source hardware based central processing units (CPUs) on established reduced instruction set computer (RISC) principles. It includes an instruction set architecture (ISA) using an open-source license. It is the original flagship project of the OpenCores community. The hardware design was released under the GNU Lesser General Public License (LGPL), while the models and firmware were released under the GNU General Public License (GPL). Later SoC designs, also based on an OpenRisc 1000 CPU implementation, are minSoC, OpTiMSoC and MiSoC. OpenRISC ist ein Projekt der -Entwickler-Community. Das Ziel des Projekts ist die Entwicklung einer hochkonfigurierbaren RISC-CPU als Open Hardware. Die bisher einzige fertiggestellte Architektur ist die OpenRISC-1000-Familie (kurz OR1k), die als 32- und 64-Bit-Version verfügbar ist.Das Design des OpenRISC 1200 (kurz OR1200) war das erste, das in der Hardwarebeschreibungssprache Verilog unter der GNU Lesser General Public License (GNU LGPL) veröffentlicht wurde. Die Firmware und der Microcode zum Prozessor wurden unter der GNU General Public License (GNU GPL) bereitgestellt. Basierend auf dem OpenRISC 1200 wurde eine System-on-a-Chip-Variante mit der Bezeichnung ORPSoC (= OpenRISC Reference Platform System-on-Chip) entwickelt. Auf beiden Varianten wurde der Betrieb eines Linux-Systems erfo OpenRISC es un diseño de CPU RISC de especificación libre, realizado por OpenCores y publicado bajo la licencia LGPL. El diseño está implementado en el lenguaje de descripción de hardware verilog y ha sido fabricado exitosamente tanto como circuito integrado ASIC como implementado mediante entornos FPGA. La GNU toolchain ha sido portada a OpenRISC para permitir el desarrollo en distintos lenguajes. Linux y μCLinux han sido también portados a este procesador. OpenRISC — открытый микропроцессор архитектуры RISC с открытым исходным кодом на языке описания аппаратного обеспечения Verilog. Проект создан сообществом OpenCores и распространяется по лицензии GNU LGPL. OpenRISC воплощён аппаратно и успешно производится в виде интегральных микросхем и ПЛИС. Единственная версия архитектуры, OpenRISC 1000 (or1k), описывает семейство 32- и 64-битных процессоров с опциональными расширениями: поддержкой вычислений над числами с плавающей запятой и поддержкой векторных операций. OpenRISC поддерживается ядром linux начиная с версии 3.1. OpenRISCはOpenCoresコミュニティの元々の旗艦プロジェクトである。このプロジェクトの目的は、一連の汎用のオープンソースのRISC CPUアーキテクチャを開発することである。最初で現在のところ唯一のアーキテクチャは、OpenRISC 1000である。これは、 32ビットと64ビットがあり、オプションとして浮動小数点演算とベクトル演算を持つファミリである。 OpenCoresのチームは最初の実装であるを提供している。これはVerilogハードウェア記述言語で書かれている。ハードウェアのデザインは、GNU Lesser General Public Licenseでリリースされたが、モデルとファームウェアはGNU General Public Licenseでリリースされた。リファレンスのSoCの実装はOpenRISC 1200ベースで開発され、ORPSoC (the OpenRISC Reference Platform System-on-Chip)として知られている。ORPSoCや他のOpenRISC 1200ベースのデザインのデモンストレーションをしたグループは、FPGA上で動かしていた。. OpenRISC è un progetto di hardware libero di un microprocessore RISC sviluppato da OpenCores e rilasciato sotto GNU Lesser General Public License. Il processore è descritto con il linguaggio Verilog ed è sintetizzabile su ASIC o su FPGA. Il è stato portato sull'ambiente OpenRISC e gli ambienti di sviluppo di molti linguaggi sono stati resi disponibile per la piattaforma. I sistemi operativi Linux e μClinux sono disponibili per il processore. OpenRISC est le projet phare originel de la communauté (en). Il a pour but de développer une série d'architectures CPU RISC open source à usage général. La première (et jusqu'à maintenant l'unique) description d'architecture publiée est celle de l'OpenRISC 1000, décrivant une famille de processeurs 32 et 64 bits avec en option le support de la virgule flottante et des vecteurs.
foaf:homepage
n17:
dbp:name
OpenRISC
foaf:depiction
n16:OpenRISC_prototyped_on_Flextronics_FPGA_dev_board._Running_uClinux.jpg
dcterms:subject
dbc:Open_microprocessors dbc:Embedded_microprocessors
dbo:wikiPageID
411760
dbo:wikiPageRevisionID
1115290881
dbo:wikiPageWikiLink
dbc:Embedded_microprocessors dbr:UClibc dbr:Amber_(processor_core) dbr:ECos dbr:Open-source_license dbr:Jennic_Limited dbr:Fabless_semiconductor_company dbr:Linux_kernel dbr:LLVM dbr:JavaScript dbr:Free_and_Open_Source_Silicon_Foundation dbr:Central_processing_unit dbr:Verilog dbr:Technische_Universität_München dbr:Cadence_Design_Systems dbr:SIMD dbr:Crowdfunding dbr:Field-programmable_gate_array dbr:NASA dbr:C_(programming_language) dbr:OpenSPARC dbr:QEMU dbr:FreeRTOS dbr:OpenRISC_1200 dbr:OSHUG dbr:X_Window_System dbr:RISC-V dbr:32-bit dbr:Register-transfer_level dbr:Integrated_development_environment dbr:EE_Times dbr:Real-time_operating_system dbr:SystemC dbr:Linux dbr:LEON dbr:64-bit dbc:Open_microprocessors dbr:Open-source_hardware dbr:TechEdSat dbr:Glibc dbr:Hardware_description_language dbr:Vector_processor dbr:Programming_language dbr:Application-specific_integrated_circuit dbr:Newlib dbr:Endianness n30:OpenRISC_prototyped_on_Flextronics_FPGA_dev_board._Running_uClinux.jpg dbr:C++ dbr:Instruction_set_simulator dbr:GNU_Lesser_General_Public_License dbr:LatticeMico32 dbr:GNU_General_Public_License dbr:Flextronics dbr:NuttX dbr:Musl dbr:OpenCores dbr:Digital_signal_processing dbr:GNU_toolchain dbr:GNU_Compiler_Collection dbr:Wayland_(display_server_protocol) dbr:Multi-core_processor dbr:System_on_a_chip dbr:Floating-point_arithmetic dbr:OVPsim dbr:Instruction_set_architecture dbr:MIPS_architecture dbr:Reduced_instruction_set_computer dbr:RTEMS dbr:FPGA_prototyping dbr:Accellera
dbo:wikiPageExternalLink
n8: n18:OEG20000228S0007 n19:25HarvJLTech131.pdf n17:community n22: n26: n29: n33: n17: n36:openrisc-1200-soft-processor
owl:sameAs
dbpedia-fr:OpenRISC wikidata:Q1092481 dbpedia-ja:OpenRISC dbpedia-it:OpenRISC dbpedia-ca:OpenRISC dbpedia-de:OpenRISC dbpedia-ru:OpenRISC dbpedia-fi:OpenRISC dbpedia-hu:OpenRISC dbpedia-sr:OpenRISC yago-res:OpenRISC dbpedia-es:OpenRISC freebase:m.02559x n39:AUWw
dbp:wikiPageUsesTemplate
dbt:Citation_needed dbt:Soft_microprocessors dbt:Portal dbt:Reflist dbt:GitHub dbt:RISC_architectures dbt:Official_website dbt:Start_date_and_age dbt:Programmable_logic dbt:As_of dbt:Infobox_CPU_architecture
dbo:thumbnail
n16:OpenRISC_prototyped_on_Flextronics_FPGA_dev_board._Running_uClinux.jpg?width=300
dbp:design
dbr:Reduced_instruction_set_computer
dbp:designer
Originally Damjan Lampret, now the OpenRISC Community
dbp:encoding
Fixed
dbp:open
Yes , hence royalty free
dbp:version
1.3
dbp:website
n17:
dbo:abstract
OpenRISC est le projet phare originel de la communauté (en). Il a pour but de développer une série d'architectures CPU RISC open source à usage général. La première (et jusqu'à maintenant l'unique) description d'architecture publiée est celle de l'OpenRISC 1000, décrivant une famille de processeurs 32 et 64 bits avec en option le support de la virgule flottante et des vecteurs. Une équipe d'OpenCores en a fourni la première implémentation, l' (en), écrite en langage de description de matériel Verilog. Le design hardware a été publié sous la Licence publique générale limitée GNU, alors que les modèles et le firmware a été publié sous Licence publique générale GNU. Une implémentation de référence sur SoC, basée sur l'OpenRISC 1200 a été développée, connue sous le nom de ORPSoC (the OpenRISC Reference Platform System-on-Chip). Un certain nombre de groupes a réussi à faire une démonstration de l'ORPSoC et d'autres conceptions basées sur le OR1200 sur FPGA. OpenRISC es un diseño de CPU RISC de especificación libre, realizado por OpenCores y publicado bajo la licencia LGPL. El diseño está implementado en el lenguaje de descripción de hardware verilog y ha sido fabricado exitosamente tanto como circuito integrado ASIC como implementado mediante entornos FPGA. La GNU toolchain ha sido portada a OpenRISC para permitir el desarrollo en distintos lenguajes. Linux y μCLinux han sido también portados a este procesador. OpenRISC és un disseny de CPU RISC d'especificació , realitzat per OpenCores i publicat sota la llicència LGPL. El disseny estè implementat amb el llenguatge de descripció de hardware (HDL) verilog, ha estat fabricat exitosament tant com circuit integrat ASIC com implementat mitjançant entorns FPGA. La ha estat portada a OpenRISC per permetre el desenvolupament en diferents llenguatges. Linux i uClinux han estat també portats a aquest processador. OpenRISC — открытый микропроцессор архитектуры RISC с открытым исходным кодом на языке описания аппаратного обеспечения Verilog. Проект создан сообществом OpenCores и распространяется по лицензии GNU LGPL. OpenRISC воплощён аппаратно и успешно производится в виде интегральных микросхем и ПЛИС. Единственная версия архитектуры, OpenRISC 1000 (or1k), описывает семейство 32- и 64-битных процессоров с опциональными расширениями: поддержкой вычислений над числами с плавающей запятой и поддержкой векторных операций. Команда разработчиков OpenCores опубликовало первую реализацию, , написанную на языке Verilog. Аппаратная часть проекта имеет лицензию LGPL, модели и прошивки - GPL. Реализация системы-на-кристалле с OpenRISC 1200 называется ORPSoC (OpenRISC Reference Platform System-on-Chip). Работоспособность ORPSoC и других вариантов OR1200 была продемонстрирована на FPGA. На OpenRISC портирован набор инструментов для разработки GNU toolchain, поддерживающий несколько языков программирования, также Linux и μClinux. OpenRISC поддерживается ядром linux начиная с версии 3.1. OpenRISC è un progetto di hardware libero di un microprocessore RISC sviluppato da OpenCores e rilasciato sotto GNU Lesser General Public License. Il processore è descritto con il linguaggio Verilog ed è sintetizzabile su ASIC o su FPGA. Il è stato portato sull'ambiente OpenRISC e gli ambienti di sviluppo di molti linguaggi sono stati resi disponibile per la piattaforma. I sistemi operativi Linux e μClinux sono disponibili per il processore. OpenRISC ist ein Projekt der -Entwickler-Community. Das Ziel des Projekts ist die Entwicklung einer hochkonfigurierbaren RISC-CPU als Open Hardware. Die bisher einzige fertiggestellte Architektur ist die OpenRISC-1000-Familie (kurz OR1k), die als 32- und 64-Bit-Version verfügbar ist.Das Design des OpenRISC 1200 (kurz OR1200) war das erste, das in der Hardwarebeschreibungssprache Verilog unter der GNU Lesser General Public License (GNU LGPL) veröffentlicht wurde. Die Firmware und der Microcode zum Prozessor wurden unter der GNU General Public License (GNU GPL) bereitgestellt. Basierend auf dem OpenRISC 1200 wurde eine System-on-a-Chip-Variante mit der Bezeichnung ORPSoC (= OpenRISC Reference Platform System-on-Chip) entwickelt. Auf beiden Varianten wurde der Betrieb eines Linux-Systems erfolgreich getestet. Dazu wurden die Prozessoren in einem FPGA implementiert. OpenRISC is a project to develop a series of open-source hardware based central processing units (CPUs) on established reduced instruction set computer (RISC) principles. It includes an instruction set architecture (ISA) using an open-source license. It is the original flagship project of the OpenCores community. The first (and as of 2019 only) architectural description is for the OpenRISC 1000 ("OR1k"), describing a family of 32-bit and 64-bit processors with optional floating-point arithmetic and vector processing support.The OpenRISC 1200 implementation of this specification was designed by Damjan Lampret in 2000, written in the Verilog hardware description language (HDL).The later mor1kx implementation, which has some advantages compared to the OR 1200, was designed by Julius Baxter and is also written in Verilog.Additionally software simulators exist, which implement the OR1k specification. The hardware design was released under the GNU Lesser General Public License (LGPL), while the models and firmware were released under the GNU General Public License (GPL). A reference system on a chip (SoC) implementation based on the OpenRISC 1200 was developed, named the OpenRISC Reference Platform System-on-Chip (ORPSoC). Several groups have demonstrated ORPSoC and other OR1200 based designs running on field-programmable gate arrays (FPGAs), and there have been several commercial derivatives produced. Later SoC designs, also based on an OpenRisc 1000 CPU implementation, are minSoC, OpTiMSoC and MiSoC. OpenRISCはOpenCoresコミュニティの元々の旗艦プロジェクトである。このプロジェクトの目的は、一連の汎用のオープンソースのRISC CPUアーキテクチャを開発することである。最初で現在のところ唯一のアーキテクチャは、OpenRISC 1000である。これは、 32ビットと64ビットがあり、オプションとして浮動小数点演算とベクトル演算を持つファミリである。 OpenCoresのチームは最初の実装であるを提供している。これはVerilogハードウェア記述言語で書かれている。ハードウェアのデザインは、GNU Lesser General Public Licenseでリリースされたが、モデルとファームウェアはGNU General Public Licenseでリリースされた。リファレンスのSoCの実装はOpenRISC 1200ベースで開発され、ORPSoC (the OpenRISC Reference Platform System-on-Chip)として知られている。ORPSoCや他のOpenRISC 1200ベースのデザインのデモンストレーションをしたグループは、FPGA上で動かしていた。.
dbp:bits
32
dbp:endianness
dbr:Endianness
dbp:extensions
ORFPX32/64, ORVDX64
dbp:fpr
Optional
dbp:gpr
16
dbp:pageSize
8
gold:hypernym
dbr:Project
prov:wasDerivedFrom
wikipedia-en:OpenRISC?oldid=1115290881&ns=0
dbo:wikiPageLength
16226
foaf:isPrimaryTopicOf
wikipedia-en:OpenRISC