This HTML5 document contains 148 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

PrefixIRI
dctermshttp://purl.org/dc/terms/
yago-reshttp://yago-knowledge.org/resource/
n8ftp://ftp.sgi.com/sgi/doc/R10000/Prod_Overview/
dbohttp://dbpedia.org/ontology/
n22https://www.zdnet.com/article/sgi-updates-midrange-unix-server-5000128776/
n26http://dbpedia.org/resource/File:
foafhttp://xmlns.com/foaf/0.1/
dbpedia-huhttp://hu.dbpedia.org/resource/
dbpedia-eshttp://es.dbpedia.org/resource/
n23https://web.archive.org/web/19961220034955/http:/www.byte.com/art/9411/sec8/
n19https://global.dbpedia.org/id/
n30http://ieeexplore.ieee.org/xpls/
n29https://web.archive.org/web/20090612065537/http:/www.hotchips.org/archives/hc13/2_Mon/
yagohttp://dbpedia.org/class/yago/
dbpedia-ruhttp://ru.dbpedia.org/resource/
dbthttp://dbpedia.org/resource/Template:
rdfshttp://www.w3.org/2000/01/rdf-schema#
freebasehttp://rdf.freebase.com/ns/
n25https://web.archive.org/web/20110723210804/http:/www.hotchips.org/archives/hc7/3_Tue/HC7.S7/
n14http://commons.wikimedia.org/wiki/Special:FilePath/
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
owlhttp://www.w3.org/2002/07/owl#
n33http://news.cnet.com/Silicon-Graphics-scraps-MIPS-plans/
n21https://web.archive.org/web/20051028113506/http:/techpubs.sgi.com/library/manuals/2000/007-2490-001/pdf/
wikipedia-enhttp://en.wikipedia.org/wiki/
dbpedia-frhttp://fr.dbpedia.org/resource/
dbchttp://dbpedia.org/resource/Category:
dbphttp://dbpedia.org/property/
provhttp://www.w3.org/ns/prov#
xsdhhttp://www.w3.org/2001/XMLSchema#
goldhttp://purl.org/linguistics/gold/
wikidatahttp://www.wikidata.org/entity/
dbrhttp://dbpedia.org/resource/
dbpedia-jahttp://ja.dbpedia.org/resource/

Statements

Subject Item
dbr:R10000
rdf:type
dbo:Software yago:Instrumentality103575240 yago:Conductor103088707 yago:Whole100003553 yago:PhysicalEntity100001930 yago:SemiconductorDevice104171831 yago:Microprocessor103760310 yago:Device103183080 yago:WikicatMIPSMicroprocessors yago:Object100002684 yago:Artifact100021939 yago:WikicatMicroprocessors yago:Chip103020034
rdfs:label
R10000 R10000 R10000 R10000 R10000
rdfs:comment
R10000 は、MIPS IV命令セットアーキテクチャ (ISA) を実装したRISCマイクロプロセッサで、当時シリコングラフィックス (SGI) の子会社となっていたミップス・テクノロジーズ (MTI) が開発した。開発コード名は "T5"。チーフデザイナーは Chris Rowen と Kenneth C. Yeager。R10000のマイクロアーキテクチャは ANDES（Architecture with Non-sequential Dynamic Execution Scheduling、非逐次的動的実行スケジューリング・アーキテクチャ）と名付けられている。ハイエンドではR8000、それ以外ではR4400の後継として、それらに取って代わった。MTIはファブレス企業であり、実際の製造は日本電気 (NEC) と東芝が行った。R4000/R4400以上に設備投資がかかるため、それまでMIPSアーキテクチャのマイクロプロセッサを手がけていたIDTなどの半導体企業はR10000を製造しなかった。 The R10000, code-named "T5", is a RISC microprocessor implementation of the MIPS IV instruction set architecture (ISA) developed by MIPS Technologies, Inc. (MTI), then a division of Silicon Graphics, Inc. (SGI). The chief designers are Chris Rowen and Kenneth C. Yeager. The R10000 microarchitecture is known as ANDES, an abbreviation for Architecture with Non-sequential Dynamic Execution Scheduling. The R10000 largely replaces the R8000 in the high-end and the R4400 elsewhere. MTI was a fabless semiconductor company; the R10000 was fabricated by NEC and Toshiba. Previous fabricators of MIPS microprocessors such as Integrated Device Technology (IDT) and three others did not fabricate the R10000 as it was more expensive to do so than the R4000 and R4400. R10000 (кодовое имя «Т5») — RISC-микропроцессор, реализующий набор инструкций MIPS IV. Разработан компанией MIPS Technoligies, Inc. (MTI, позже ставшей подразделением SGI). Главные разработчики — Крис Роуэн и Кеннет С. Йегер. R10000 построен на основе микроархитектуры ANDES (Architecture with Non-sequential Dynamic Execution Scheduling — архитектура с непоследовательным динамическим планированием исполнения). R10000 во многом заменил R8000 в высокопроизводительном сегменте и в других применениях. MTI является бесфабричной компанией, процессоры R10000 изготавливались NEC и Toshiba. Предыдущие производители микропроцессоров MIPS, IDT и другие не производили R10000, так как это было более дорогим, чем R4000 и R4400. En 1995, MIPS a lancé le processeur R10000. Ce processeur sous forme d'une seule puce fonctionne à une fréquence plus élevée que le R8000, et possède des caches d'instructions et de données plus grands (32 Ko). C'est un processeur super-scalaire mais son innovation majeure réside dans l'exécution dans le désordre (out-of-order execution). Même avec pipeline mémoire unique et une unité de traitement des flottants (FPU) simple, l'amélioration de l'unité de traitement des entiers, le faible coût et une densité élevée ont fait du R10000 un processeur très intéressant.
foaf:depiction
n14:KL_NEC_VR10000.jpg n14:NEC_VR12000_die.jpg n14:NEC_VR10000_late_die.jpg
dcterms:subject
dbc:Superscalar_microprocessors dbc:MIPS_microprocessors dbc:MIPS_implementations dbc:64-bit_microprocessors
dbo:wikiPageID
4047822
dbo:wikiPageRevisionID
1061339740
dbo:wikiPageWikiLink
dbr:Synchronization_(computer_science) dbr:Write-back dbc:MIPS_microprocessors dbr:Physical_address dbr:Adder_(electronics) dbr:Double_precision dbr:SGI_Onyx4 dbr:SGI_Indigo2 dbr:Superscalar dbr:Aluminum_interconnect dbr:R8000 dbr:Computer_bus dbc:Superscalar_microprocessors dbr:SGI_Origin_2000 dbr:Avalanche_(bus) dbr:Cache_coherency dbr:Virtual_address dbr:Scalar_processor dbr:High_performance_computing dbr:SGI_Octane dbr:SGI_Onyx dbc:MIPS_implementations dbr:SGI_Fuel dbr:Toshiba dbr:Instruction_pipeline dbr:Double_data_rate dbr:CNET_News dbr:Fused_multiply–add dbr:NonStop_(server_computers) dbr:Fabless_semiconductor_company dbr:Out-of-order_execution dbr:CMOS dbr:Land_grid_array dbr:SGI_Tezro dbr:Microprocessor_Report dbr:Virtual_memory dbr:Microarchitecture dbr:SGI_Challenge dbr:Multi-chip_module dbr:NEC dbr:Physical_memory dbr:RISC dbr:MIPS_Technologies dbr:Press_release dbr:Error_correcting_code dbr:Register_renaming dbr:Register_file dbr:Tandem_Computers dbr:Operand dbr:Byte_Magazine dbr:MIPS_IV dbr:Cenju-4 dbr:Symmetrical_multiprocessing dbr:SGI_Origin_350 dbr:Siemens-Nixdorf dbr:Floating-point_unit dbr:SGI_Onyx2 dbr:SINIX dbr:Static_random_access_memory dbr:Memory_bank dbr:SGI_O2 dbr:Multiplexing n26:NEC_VR10000_late_die.JPG dbc:64-bit_microprocessors n26:NEC_VR12000_die.JPG dbr:Instruction_set_architecture dbr:Origin_2000 dbr:Origin_3000 dbr:Copper_interconnect dbr:Set-associative dbr:Integrated_Device_Technology dbr:Siemens_Nixdorf dbr:CPU_cache dbr:R4400 dbr:Single_precision dbr:Silicon_Graphics n26:KL_NEC_VR10000.jpg dbr:ZDNet dbr:Hot_Chips dbr:Non-restoring_division dbr:Reciprocal_square_root dbr:Barrel_shifter dbr:Division_algorithm
dbo:wikiPageExternalLink
n8:R10000_Tech_Br.pdf n21:007-2490-001.pdf n22: n23:art6.htm n25:HC7.7.4.pdf n29:01sgi.pdf n30:abs_all.jsp%3Farnumber=542312 n33:2100-1001_3-210024.html
owl:sameAs
dbpedia-ja:R10000 freebase:m.05n03x2 yago-res:R10000 dbpedia-hu:R10000 n19:39569 wikidata:Q3414989 dbpedia-fr:R10000 dbpedia-ru:R10000 dbpedia-es:R10000
dbp:wikiPageUsesTemplate
dbt:Reflist dbt:Cite_web dbt:Dead_link dbt:MIPS_microprocessors dbt:Short_description
dbo:thumbnail
n14:KL_NEC_VR10000.jpg?width=300
dbp:bot
InternetArchiveBot
dbp:date
September 2018
dbp:fixAttempted
yes
dbo:abstract
En 1995, MIPS a lancé le processeur R10000. Ce processeur sous forme d'une seule puce fonctionne à une fréquence plus élevée que le R8000, et possède des caches d'instructions et de données plus grands (32 Ko). C'est un processeur super-scalaire mais son innovation majeure réside dans l'exécution dans le désordre (out-of-order execution). Même avec pipeline mémoire unique et une unité de traitement des flottants (FPU) simple, l'amélioration de l'unité de traitement des entiers, le faible coût et une densité élevée ont fait du R10000 un processeur très intéressant. * Portail de l’électricité et de l’électronique * Portail de l’informatique R10000 は、MIPS IV命令セットアーキテクチャ (ISA) を実装したRISCマイクロプロセッサで、当時シリコングラフィックス (SGI) の子会社となっていたミップス・テクノロジーズ (MTI) が開発した。開発コード名は "T5"。チーフデザイナーは Chris Rowen と Kenneth C. Yeager。R10000のマイクロアーキテクチャは ANDES（Architecture with Non-sequential Dynamic Execution Scheduling、非逐次的動的実行スケジューリング・アーキテクチャ）と名付けられている。ハイエンドではR8000、それ以外ではR4400の後継として、それらに取って代わった。MTIはファブレス企業であり、実際の製造は日本電気 (NEC) と東芝が行った。R4000/R4400以上に設備投資がかかるため、それまでMIPSアーキテクチャのマイクロプロセッサを手がけていたIDTなどの半導体企業はR10000を製造しなかった。 R10000 (кодовое имя «Т5») — RISC-микропроцессор, реализующий набор инструкций MIPS IV. Разработан компанией MIPS Technoligies, Inc. (MTI, позже ставшей подразделением SGI). Главные разработчики — Крис Роуэн и Кеннет С. Йегер. R10000 построен на основе микроархитектуры ANDES (Architecture with Non-sequential Dynamic Execution Scheduling — архитектура с непоследовательным динамическим планированием исполнения). R10000 во многом заменил R8000 в высокопроизводительном сегменте и в других применениях. MTI является бесфабричной компанией, процессоры R10000 изготавливались NEC и Toshiba. Предыдущие производители микропроцессоров MIPS, IDT и другие не производили R10000, так как это было более дорогим, чем R4000 и R4400. The R10000, code-named "T5", is a RISC microprocessor implementation of the MIPS IV instruction set architecture (ISA) developed by MIPS Technologies, Inc. (MTI), then a division of Silicon Graphics, Inc. (SGI). The chief designers are Chris Rowen and Kenneth C. Yeager. The R10000 microarchitecture is known as ANDES, an abbreviation for Architecture with Non-sequential Dynamic Execution Scheduling. The R10000 largely replaces the R8000 in the high-end and the R4400 elsewhere. MTI was a fabless semiconductor company; the R10000 was fabricated by NEC and Toshiba. Previous fabricators of MIPS microprocessors such as Integrated Device Technology (IDT) and three others did not fabricate the R10000 as it was more expensive to do so than the R4000 and R4400.
gold:hypernym
dbr:Implementation
prov:wasDerivedFrom
wikipedia-en:R10000?oldid=1061339740&ns=0
dbo:wikiPageLength
20048
foaf:isPrimaryTopicOf
wikipedia-en:R10000