This HTML5 document contains 58 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

PrefixIRI
dctermshttp://purl.org/dc/terms/
dbohttp://dbpedia.org/ontology/
foafhttp://xmlns.com/foaf/0.1/
n11https://books.google.com/
dbpedia-huhttp://hu.dbpedia.org/resource/
dbpedia-eshttp://es.dbpedia.org/resource/
dbpedia-eohttp://eo.dbpedia.org/resource/
n9https://global.dbpedia.org/id/
dbthttp://dbpedia.org/resource/Template:
rdfshttp://www.w3.org/2000/01/rdf-schema#
dbpedia-nohttp://no.dbpedia.org/resource/
dbpedia-fahttp://fa.dbpedia.org/resource/
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
owlhttp://www.w3.org/2002/07/owl#
wikipedia-enhttp://en.wikipedia.org/wiki/
dbchttp://dbpedia.org/resource/Category:
dbphttp://dbpedia.org/property/
provhttp://www.w3.org/ns/prov#
xsdhhttp://www.w3.org/2001/XMLSchema#
wikidatahttp://www.wikidata.org/entity/
dbrhttp://dbpedia.org/resource/
dbpedia-jahttp://ja.dbpedia.org/resource/

Statements

Subject Item
dbr:R2000_microprocessor
rdfs:label
R2000 microprocessor R2000 (microprocesador) R2000 R2000
rdfs:comment
Ĉi tiu artikolo estas pri procesoro. Pri la aliaj signifoj de la kombino de litero kaj nombro vidu apartigilon R kun nombro R2000 estas nomo de unua procesoro el familio de RISC-procesoroj far firmao . La MIPS-arkitektura procesoro estis anoncita en 1985 kaj lanĉita en komenco de 1986 j. R2000 estis 32-bita kaj havis 100 mil transistorojn, fabrikita laŭ 2- teknologio kaj havis frekvencon 8 MHz. La procesoro ne havis -on kaj al la procesoro estis komutita . Projektadon de la procesoro partoprenis [Ĝon Mejŝi]. El R2000 es un conjunto de chips de microprocesador de 32 bits desarrollado por MIPS Computer Systems que implementó la arquitectura de conjunto de instrucciones MIPS I (ISA). Presentado en enero de 1986, fue la primera implementación comercial de la arquitectura MIPS y el primer procesador comercial RISC disponible para todas las empresas. El R2000 compitió con las minicomputadoras VAX de Digital Equipment Corporation (DEC) y con los microprocesadores Motorola 68000, y el 80386 de Intel. Los usuarios de R2000 incluyeron las estaciones de trabajo Unix de Ardent Computer, DEC, Silicon Graphics, Northern Telecom y MIPS. R2000はMIPS I命令セットアーキテクチャ (ISA) を実装したマイクロプロセッサのチップセットであり、ミップス社が開発した。1986年1月発表。MIPSアーキテクチャの最初の実装である。元々は基板レベルの製品で、モジュールとして発売し、DECのVAXマイクロプロセッサやモトローラのMC68000と競合した。1987年、インテルの80386に対抗すべくチップセット単体での販売を開始した。アーデントコンピュータ、DEC、シリコングラフィックスなどが採用している。 チップセットは、マイクロプロセッサ(CPU) R2000、FPU R2010、ライトバッファ R2020（4個必要）で構成されている。R2020はメモリへの書き込みをバッファリングし、R2000が書き込み完了を待たずに次の操作を実行できるようにするためのものだった。R2020一つで書き込みを1エントリだけ保持できる。当時のメモリはチップセットに比較して非常に遅かったため、これによって性能を向上させた。 LSI Logic は2.0μmのCMOSプロセスで製造し、LR2000 として販売。Performance Semiconductor は0.8μmのCMOSプロセスで製造し、PR2000 として販売した。 1988年、改良版の R2000A と R2010A が登場。12.5MHzと16.67MHzで動作した。 The R2000 is a 32-bit microprocessor chip set developed by MIPS Computer Systems that implemented the MIPS I instruction set architecture (ISA). Introduced in January 1986, it was the first commercial implementation of the MIPS architecture and the first commercial RISC processor available to all companies. The R2000 competed with Digital Equipment Corporation (DEC) VAX minicomputers and with Motorola 68000 and Intel Corporation 80386 microprocessors. R2000 users included Ardent Computer, DEC, Silicon Graphics, Northern Telecom and MIPS's own Unix workstations.
dcterms:subject
dbc:MIPS_implementations dbc:32-bit_microprocessors dbc:MIPS_microprocessors
dbo:wikiPageID
22546703
dbo:wikiPageRevisionID
1096129959
dbo:wikiPageWikiLink
dbr:PA-RISC dbr:LSI_Logic dbc:MIPS_microprocessors dbc:MIPS_implementations dbr:MIPS_I dbr:Sierra_Semiconductor dbr:MIPS_Computer_Systems dbr:Microprocessor dbr:Northern_Telecom dbr:Toshiba dbr:Instruction_set_architecture dbr:R3000 dbr:80386 dbr:Integrated_Device_Technology dbr:VAX dbr:Digital_Equipment_Corporation dbr:Ardent_Computer dbr:Silicon_Graphics dbr:Motorola dbr:SPARC dbc:32-bit_microprocessors dbr:CRC_Press dbr:Intel_Corporation dbr:RISC dbr:32-bit dbr:Translation_lookaside_buffer dbr:68000 dbr:Fabless
dbo:wikiPageExternalLink
n11:books%3Fid=jKOsdJ8Rk6EC&printsec=frontcover
owl:sameAs
dbpedia-hu:R2000_(mikroprocesszor) dbpedia-ja:R2000 n9:2M7Yd dbpedia-no:R2000 dbpedia-eo:R2000 dbpedia-es:R2000_(microprocesador) wikidata:Q248998 dbpedia-fa:ریزپردازنده_R2000
dbp:wikiPageUsesTemplate
dbt:MIPS_microprocessors
dbo:abstract
The R2000 is a 32-bit microprocessor chip set developed by MIPS Computer Systems that implemented the MIPS I instruction set architecture (ISA). Introduced in January 1986, it was the first commercial implementation of the MIPS architecture and the first commercial RISC processor available to all companies. The R2000 competed with Digital Equipment Corporation (DEC) VAX minicomputers and with Motorola 68000 and Intel Corporation 80386 microprocessors. R2000 users included Ardent Computer, DEC, Silicon Graphics, Northern Telecom and MIPS's own Unix workstations. The chip set consisted of the R2000 microprocessor, R2010 floating-point accelerator, and four R2020 write buffer chips. The core R2000 chip executed all non-floating-point instructions with a simple short pipeline. This chip also controlled the external code and data caches, made of fast standard SRAM chips organized with direct indexing and one-cycle read latency. The R2000 chip contained a small translation lookaside buffer for mapping virtual memory addresses. The R2010 chip held the floating point registers, floating point data paths, and their longer simple pipeline. Writes to main memory DRAM took tens of cycles to fully complete. But the R2020 chips queued and completed up to 4 pending writes to main memory, allowing the R2000 core to proceed without stalling itself. In the absence of cache misses, this chip set sustained an instruction completion rate of one instruction per ALU cycle. This was much faster than non-RISC microprocessors of that time which needed several cycles per instruction. 1986 also saw similar technology in Sun's first SPARC microprocessor and Hewlett Packard's first PA-RISC microprocessor. Overall speed was limited by the cache size and cache cycle time. The R2000 chip set and SRAM was initially sold only as a complete circuit board to ensure good cache bus timings. In 1987 system builders began using the chip set in arbitrary new board designs. The R2000 was available in 8.3, 12.5 and 15 MHz grades. The die contained 110,000 transistors and measured 80 mm2 in a 2.0 μm double-metal CMOS process. MIPS was a fabless semiconductor company, that is, they did not have the capability to fabricate integrated circuits. The chip set was initially fabricated for MIPS by Sierra Semiconductor and Toshiba. In December 1987, MIPS licensed Integrated Device Technology, LSI Logic, and Performance Semiconductor to also fabricate and market the R2000. Sierra and Toshiba continued to serve as foundries. LSI fabricated the chip set in its 2.0 μm double-metal CMOS process and marketed it as the LR2000. Performance Semiconductor fabricated the chip set in its PACE-I 0.8 μm double-metal CMOS process and marketed it as the PR2000. In 1988, an improved version was introduced, the R2000A. It was composed of the R2000A and R2010A ICs. It operated at 12.5 and 16.67 MHz. It has been used extensively in embedded applications such as printer controllers. In 1988, the R2000 was followed by the R3000, using a similar overall system design but faster chip implementation. El R2000 es un conjunto de chips de microprocesador de 32 bits desarrollado por MIPS Computer Systems que implementó la arquitectura de conjunto de instrucciones MIPS I (ISA). Presentado en enero de 1986, fue la primera implementación comercial de la arquitectura MIPS y el primer procesador comercial RISC disponible para todas las empresas. El R2000 compitió con las minicomputadoras VAX de Digital Equipment Corporation (DEC) y con los microprocesadores Motorola 68000, y el 80386 de Intel. Los usuarios de R2000 incluyeron las estaciones de trabajo Unix de Ardent Computer, DEC, Silicon Graphics, Northern Telecom y MIPS. El conjunto de chips estaba formado por el microprocesador R2000, el acelerador de punto flotante R2010 y cuatro chips de buffer de escritura R2020. El chip R2000 principal ejecuta todas las instrucciones de punto no flotante con un canal corto simple. Este chip también controlaba el código externo y los cachés de datos, hechos de chips SRAM estándar rápidos organizados con indexación directa y latencia de lectura de un ciclo. El chip R2000 contenía un pequeño búfer interno de traducción para asignar direcciones de memoria virtual. El chip R2010 mantuvo los registros de punto flotante, las rutas de datos de punto flotante y su canalización más larga y simple. Las escrituras en la memoria principal DRAM toma decenas de ciclos para completarse. Pero los chips R2020 se pusieron en cola y completan hasta 4 escrituras pendientes en la memoria principal, lo que permite que el núcleo del R2000 continúe sin detenerse. En ausencia de fallas de caché, este conjunto de chips mantuvo una tasa de finalización de instrucciones de una instrucción por ciclo ALU. Esto fue mucho más rápido que los microprocesadores no RISC de ese tiempo que necesitaban varios ciclos por instrucción. El año 1986 también vio una tecnología similar en el primer microprocesador SPARC de Sun y en el primer microprocesador PA-RISC de Hewlett Packard. La velocidad general estaba limitada por el tamaño de la caché y el tiempo de ciclo de la caché. El conjunto de chips R2000 y la SRAM se vendieron inicialmente solo como una placa de circuito completa para garantizar una buena sincronización del bus de caché. En 1987, los fabricantes de sistemas comenzaron a utilizar el conjunto de chips en nuevos diseños de tableros arbitrarios. El R2000 estaba disponible en gamas de 8.3, 12.5 y 15 MHz. El molde contenía 110,000 transistores y medía 80 mm² en un proceso CMOS de 2.0 μm de doble metal. MIPS era una empresa que no fabricaba sus propios semiconductores, dejando ese trabajo a terceros como Sierra Semiconductor y Toshiba. En diciembre de 1987, MIPS obtuvo la licencia IDT, LSI Logic y Performance Semiconductor para fabricar y comercializar el R2000. Sierra y Toshiba continuaron sirviendo como fundadores. LSI fabricó el conjunto de chips en su proceso CMOS de 2.0 μm de doble metal y comercializado como LR2000. Performance Semiconductor fabricó el conjunto de chips en su PACE-I en un proceso CMOS de 0.8 μm doble metal y comercializado como el PR2000. En 1988, se introdujo una versión mejorada, el R2000A. Estaba compuesto por los circuitos integrados R2000A y R2010A. Funcionaban a las 12.5 y 16.67 MHz respectivamente. Se ha utilizado ampliamente en aplicaciones integradas, como los controladores de impresora. En 1988, el R2000 fue seguido por el R3000, usando un diseño de sistema general similar pero una implementación de chip más rápida. Ĉi tiu artikolo estas pri procesoro. Pri la aliaj signifoj de la kombino de litero kaj nombro vidu apartigilon R kun nombro R2000 estas nomo de unua procesoro el familio de RISC-procesoroj far firmao . La MIPS-arkitektura procesoro estis anoncita en 1985 kaj lanĉita en komenco de 1986 j. R2000 estis 32-bita kaj havis 100 mil transistorojn, fabrikita laŭ 2- teknologio kaj havis frekvencon 8 MHz. La procesoro ne havis -on kaj al la procesoro estis komutita . Projektadon de la procesoro partoprenis [Ĝon Mejŝi]. R2000はMIPS I命令セットアーキテクチャ (ISA) を実装したマイクロプロセッサのチップセットであり、ミップス社が開発した。1986年1月発表。MIPSアーキテクチャの最初の実装である。元々は基板レベルの製品で、モジュールとして発売し、DECのVAXマイクロプロセッサやモトローラのMC68000と競合した。1987年、インテルの80386に対抗すべくチップセット単体での販売を開始した。アーデントコンピュータ、DEC、シリコングラフィックスなどが採用している。 チップセットは、マイクロプロセッサ(CPU) R2000、FPU R2010、ライトバッファ R2020（4個必要）で構成されている。R2020はメモリへの書き込みをバッファリングし、R2000が書き込み完了を待たずに次の操作を実行できるようにするためのものだった。R2020一つで書き込みを1エントリだけ保持できる。当時のメモリはチップセットに比較して非常に遅かったため、これによって性能を向上させた。 動作周波数としては、8.3MHz、12.5MHz、15MHz があった。R2000本体のチップは 80 mm2 の大きさで、2.0μmのCMOSプロセスで11万個のトランジスタを集積している。ミップス社はファブレス企業であるため、自社では製造していない。R2000の製造を行ったのは Sierra Semiconductor と東芝で、ミップス社にOEM供給した。1987年12月、IDT、LSI Logic、Performance Semiconductor がミップス社からライセンス提供を受けてR2000の製造・販売を開始している。Sierraと東芝はOEM供給のみを続け、自社販売はしなかった。 LSI Logic は2.0μmのCMOSプロセスで製造し、LR2000 として販売。Performance Semiconductor は0.8μmのCMOSプロセスで製造し、PR2000 として販売した。 1988年、改良版の R2000A と R2010A が登場。12.5MHzと16.67MHzで動作した。
prov:wasDerivedFrom
wikipedia-en:R2000_microprocessor?oldid=1096129959&ns=0
dbo:wikiPageLength
3580
foaf:isPrimaryTopicOf
wikipedia-en:R2000_microprocessor