This HTML5 document contains 228 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

PrefixIRI
dbthttp://dbpedia.org/resource/Template:
dbpedia-nohttp://no.dbpedia.org/resource/
wikipedia-enhttp://en.wikipedia.org/wiki/
dbpedia-fihttp://fi.dbpedia.org/resource/
dbrhttp://dbpedia.org/resource/
n5http://commons.wikimedia.org/wiki/Special:FilePath/
n39http://
dbpedia-frhttp://fr.dbpedia.org/resource/
dctermshttp://purl.org/dc/terms/
rdfshttp://www.w3.org/2000/01/rdf-schema#
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
n15https://web.archive.org/web/20160810170747/http:/segatech.com/technical/cpu/
n34http://dbpedia.org/resource/File:
dbphttp://dbpedia.org/property/
n22https://www.renesas.com/eu/en/products/microcontrollers-microprocessors/
xsdhhttp://www.w3.org/2001/XMLSchema#
dbohttp://dbpedia.org/ontology/
dbpedia-srhttp://sr.dbpedia.org/resource/
n41https://antime.kapsi.fi/sega/files/
dbpedia-pthttp://pt.dbpedia.org/resource/
dbpedia-huhttp://hu.dbpedia.org/resource/
dbpedia-jahttp://ja.dbpedia.org/resource/
n16http://vger.kernel.org/
dbchttp://dbpedia.org/resource/Category:
dbpedia-plhttp://pl.dbpedia.org/resource/
dbpedia-dehttp://de.dbpedia.org/resource/
yagohttp://dbpedia.org/class/yago/
dbpedia-ruhttp://ru.dbpedia.org/resource/
wikidatahttp://www.wikidata.org/entity/
dbpedia-nlhttp://nl.dbpedia.org/resource/
goldhttp://purl.org/linguistics/gold/
yago-reshttp://yago-knowledge.org/resource/
n18https://global.dbpedia.org/id/
dbpedia-ithttp://it.dbpedia.org/resource/
n29http://www.st.com/st-web-ui/static/active/en/resource/technical/document/user_manual/
n17http://wiki.debian.org/
provhttp://www.w3.org/ns/prov#
foafhttp://xmlns.com/foaf/0.1/
dbpedia-zhhttp://zh.dbpedia.org/resource/
dbpedia-kohttp://ko.dbpedia.org/resource/
n31http://lt.dbpedia.org/resource/
dbpedia-eshttp://es.dbpedia.org/resource/
freebasehttp://rdf.freebase.com/ns/
owlhttp://www.w3.org/2002/07/owl#

Statements

Subject Item
dbr:SuperH
rdf:type
yago:Artifact100021939 yago:Architecture102734725 yago:Structure104341686 yago:PhysicalEntity100001930 dbo:InformationAppliance yago:Building102913152 yago:WikicatInstructionSetArchitectures yago:YagoPermanentlyLocatedEntity yago:YagoGeoEntity yago:Object100002684 dbo:Software yago:Whole100003553
rdfs:label
슈퍼H SuperH SuperH SuperH SuperH SuperH SuperH SuperH SuperH SuperH SuperH SuperH
rdfs:comment
Súper H (o SH) es el nombre de una arquitectura de microcontroladores y microprocesadores. Es fundamentalmente una arquitectura RISC de 32 bits de carga/almacenamiento encontrada en un gran número de sistemas embebidos. SuperH（或稱SH）是可靠單片機與微處理器架構的品牌名稱。SuperH 是以 32 位元存取的精簡指令集架構，多用在嵌入式系統。 SuperH (or SH) is a 32-bit reduced instruction set computing (RISC) instruction set architecture (ISA) developed by Hitachi and currently produced by Renesas. It is implemented by microcontrollers and microprocessors for embedded systems. As of 2015, many of the original patents for the SuperH architecture expired and the SH-2 CPU was reimplemented as open source hardware under the name . SuperH (o SH) è una famiglia di microcontrollori e microprocessori RISC a 32 bit sviluppata da Hitachi a partire dagli anni novanta. Questa famiglia viene spesso utilizzata in sistemi embedded e attualmente è commercializzata dalla Renesas Technology. SuperH (znany także jako SH) jest architekturą mikroprocesorów typu RISC przeznaczoną do zastosowań wbudowanych. Rodzina SH została początkowo zaprojektowana w firmie Hitachi jako następca rodziny . Architektura SH jest tak gęsta, że jedna z prac naukowych stawia ją wyżej niż x86, x86_64, oraz CRIS v32. ARM kupiło licencję jednego z patentów SuperH by stworzyć zestaw instrukcji Thumb w połowie lat 90 XX wieku. Patenty natomiast wygasły: ostatni na SH2 w 2014, na SH4 w 2016. Przykładowo SH2 był zastosowany w konsoli Sega Saturn, SH4 w Sega Dreamcast. SuperH (или SH) — название микропроцессорной и микроконтроллерной архитектуры, являющееся торговой маркой. В основе SuperH лежит 32-разрядная RISC-архитектура, используемая в большом количестве встраиваемых систем. Процессорное ядро SuperH было разработано компанией Hitachi в начале 1990-х годов и к 1995-му стало 3-й архитектурой по количеству поставленных ядер. Многие микроконтроллеры и микропроцессоры основаны на этой архитектуре. Возможно, наиболее известным применением процессора SH7709 является КПК HP Jornada, работающий под управлением операционной системы Windows CE. SuperH (ou SH) é uma arquitetura de microcontroladores e microprocessadores. O núcleo SuperH é fundamentalmente uma arquitetura RISC encontrada em uma grande quantidade de sistemas embarcados. Le SuperH est une famille de processeurs, conçus à la base par Hitachi. L'architecture des SuperH est de type RISC. Ils sont principalement utilisés dans les systèmes embarqués. Les SuperH est le successeur de la famille de processeur H8. SuperH (of SH) is een 32 bits RISC processorarchitectuur ontwikkeld vanaf begin jaren 1990 door Hitachi. Sinds de fusie van Hitachi met Mitsubishi in 2003 worden de chips geproduceerd door . SH wordt toegepast in microcontrollers en microprocessors voor geïntegreerde systemen. In 2015 zijn de oorspronkelijke patenten van de SuperH-architectuur verlopen. Het wordt opnieuw geïmplementeerd als open source onder de naam J2. SuperH（スーパーエイチ）は、日立製作所（後のルネサスエレクトロニクス）が開発した組み込み機器用32ビットRISCマイクロコンピュータ用アーキテクチャである。 슈퍼H(SuperH, SH) 프로세서는 히타치 제작소(Hitachi Ltd) 회사에서 제작한 마이크로 프로세서이다. SuperH (SH) ist eine RISC-artige Prozessorarchitektur. Sie wurde ursprünglich von Hitachi entwickelt. Seit 2001 wurde die Entwicklung von einem Gemeinschaftsunternehmen von Hitachi und STMicroelectronics, SuperH Inc., weitergeführt. Seit der Fusion der Hitachi-Halbleitersparte mit Mitsubishi Electric wird SuperH von Renesas Electronics fortgeführt. Insgesamt gibt es bis heute fünf Generationen.
dbp:name
SuperH
foaf:depiction
n5:SH7091_01.jpg n5:Hitachi_SH3.jpg n5:Denso-SH2.jpg n5:HD6417095_01.jpg
dcterms:subject
dbc:SuperH_architecture dbc:Embedded_microprocessors dbc:Open-source_hardware dbc:Renesas_microcontrollers dbc:Japanese_inventions dbc:Instruction_set_architectures dbc:32-bit_microprocessors
dbo:wikiPageID
102225
dbo:wikiPageRevisionID
1124895367
dbo:wikiPageWikiLink
dbr:Thin-film_transistor dbr:Patent dbr:Matrix–vector_multiplication dbr:Endianness dbr:Compressed_instruction_set dbr:Mazda dbr:Sega_NAOMI dbr:Reduced_instruction_set_computing dbr:Memory_management_unit dbr:FPGA dbr:RX_microcontroller_family dbc:SuperH_architecture dbr:Set-top_box dbr:Engine_control_unit dbr:Sega_32X dbr:Mobile_phone dbr:3D_graphics dbr:ARM_architecture dbr:Sega_Saturn dbr:Motor_controller dbr:GNU_Compiler_Collection dbr:Trademarks dbr:Open-source_license dbr:Video_game_console dbr:Code_density dbr:Berkeley_Software_Distribution dbr:Xilinx dbr:Upward_compatible dbc:Embedded_microprocessors dbr:Hitachi,_Ltd. dbr:Floating-point_unit dbr:Byte_addressing dbc:Open-source_hardware dbr:Superscalar dbr:NEC_Electronics dbr:CPU_core dbr:Branch_(computer_science) dbr:Harvard_architecture dbr:Embedded_system dbc:Renesas_microcontrollers dbr:Major_appliance dbr:16-bit dbr:Hitachi_Ltd. dbr:Capcom_CPS-3 dbr:Microcontroller dbr:Microcode dbr:Multiply–accumulate dbr:Subaru dbr:RISC dbc:Japanese_inventions dbr:Digital_signal_processing dbr:Processor_register dbr:Controller-area_network dbr:TSMC dbr:Arm_architecture dbc:Instruction_set_architectures dbr:JPEG dbr:Clean_room_design dbr:Windows_Embedded dbr:Windows_CE dbr:Hitachi dbr:DRAM dbr:Arm_Ltd. dbr:Renesas_Electronics dbr:Dot-product_operation dbr:Vector_processor dbr:Engine_Control_Unit dbr:Semiconductor_fabrication dbr:Symmetric_multiprocessing dbr:Arcade_system_board dbr:180_nm dbr:Mitsubishi_Electric n34:Hitachi_SH3.jpg dbr:VHDL dbr:USB dbr:32-bit dbr:Linux dbr:C_compiler dbr:Read-only_memory dbr:Ethernet dbr:List_of_Sega_arcade_system_boards dbr:MIPS_architecture dbr:Dreamcast dbr:CD-ROM dbr:Patent_holding_company dbr:STMicroelectronics dbr:QNX dbr:LinuxCon dbr:Instruction_set dbr:Mitsubishi_Motors dbr:Instruction_set_architecture dbr:Jornada_(PDA) dbr:Operating_system dbr:Processor_cache dbc:32-bit_microprocessors dbr:ΜClinux dbr:Microprocessor dbr:Single_instruction,_multiple_data n34:HD6417095_01.jpg n34:Denso-SH2.jpg dbr:ASIC dbr:Renesas n34:SH7091_01.jpg dbr:Open_source_hardware dbr:V850 dbr:Machine_code
dbo:wikiPageExternalLink
n16:vger-lists.html%23linux-sh n17:SH4 n22:superh.html n29:CD00147165.pdf n39:j-core.org n15:index.html n41:h12p0.pdf
owl:sameAs
dbpedia-no:SuperH n18:G5km yago-res:SuperH dbpedia-ru:SuperH freebase:m.0px2v wikidata:Q1205020 dbpedia-nl:SuperH dbpedia-it:SuperH dbpedia-fr:SuperH dbpedia-zh:SuperH dbpedia-ko:슈퍼H n31:SuperH dbpedia-sr:SuperH dbpedia-de:SuperH dbpedia-ja:SuperH dbpedia-pt:SuperH dbpedia-fi:SuperH dbpedia-pl:SuperH dbpedia-es:SuperH dbpedia-hu:SuperH
dbp:wikiPageUsesTemplate
dbt:Renesas_Electronics dbt:CPU_technologies dbt:Cite_book dbt:Webarchive dbt:Code dbt:Infobox_CPU_architecture dbt:Note dbt:Reflist dbt:Ref dbt:USD dbt:Short_description dbt:As_of dbt:RISC-based_processor_architectures dbt:Multimedia_extensions dbt:Sfn dbt:Needs_update dbt:Github dbt:Hitachi
dbo:thumbnail
n5:HD6417095_01.jpg?width=300
dbp:date
2016-08-10
dbp:design
RISC
dbp:designer
dbr:Hitachi_Ltd.
dbp:encoding
SH2: 16-bit instructions; SH2A and newer: mixed 16- and 32-bit instructions
dbp:introduced
1990.0
dbp:open
Yes, and royalty-free
dbp:title
DCTP - Hitachi 200 MHz SH-4
dbp:url
n15:index.html
dbo:abstract
SuperH（スーパーエイチ）は、日立製作所（後のルネサスエレクトロニクス）が開発した組み込み機器用32ビットRISCマイクロコンピュータ用アーキテクチャである。 Súper H (o SH) es el nombre de una arquitectura de microcontroladores y microprocesadores. Es fundamentalmente una arquitectura RISC de 32 bits de carga/almacenamiento encontrada en un gran número de sistemas embebidos. 슈퍼H(SuperH, SH) 프로세서는 히타치 제작소(Hitachi Ltd) 회사에서 제작한 마이크로 프로세서이다. SuperH (ou SH) é uma arquitetura de microcontroladores e microprocessadores. O núcleo SuperH é fundamentalmente uma arquitetura RISC encontrada em uma grande quantidade de sistemas embarcados. SuperH (or SH) is a 32-bit reduced instruction set computing (RISC) instruction set architecture (ISA) developed by Hitachi and currently produced by Renesas. It is implemented by microcontrollers and microprocessors for embedded systems. At the time of introduction, SuperH was notable for having fixed-length 16-bit instructions in spite of its 32-bit architecture. This was a novel approach; at the time, RISC processors always used an instruction size that was the same as the internal data width, typically 32 bits. Using smaller instructions had consequences: the register file was smaller and instructions were generally two-operand format. But for the market the SuperH was aimed at, this was a small price to pay for the improved memory and processor cache efficiency. Later versions of the design, starting with SH-5, included both 16- and 32-bit instructions, with the 16-bit versions mapping onto the 32-bit version inside the CPU. This allowed the machine code to continue using the shorter instructions to save memory, while not demanding the amount of instruction decoding logic needed if they were completely separate instructions. This concept is now known as a compressed instruction set and is also used by other companies, the most notable example being ARM for its Thumb instruction set. As of 2015, many of the original patents for the SuperH architecture expired and the SH-2 CPU was reimplemented as open source hardware under the name . SuperH (o SH) è una famiglia di microcontrollori e microprocessori RISC a 32 bit sviluppata da Hitachi a partire dagli anni novanta. Questa famiglia viene spesso utilizzata in sistemi embedded e attualmente è commercializzata dalla Renesas Technology. SuperH (of SH) is een 32 bits RISC processorarchitectuur ontwikkeld vanaf begin jaren 1990 door Hitachi. Sinds de fusie van Hitachi met Mitsubishi in 2003 worden de chips geproduceerd door . SH wordt toegepast in microcontrollers en microprocessors voor geïntegreerde systemen. In 2015 zijn de oorspronkelijke patenten van de SuperH-architectuur verlopen. Het wordt opnieuw geïmplementeerd als open source onder de naam J2. SuperH (или SH) — название микропроцессорной и микроконтроллерной архитектуры, являющееся торговой маркой. В основе SuperH лежит 32-разрядная RISC-архитектура, используемая в большом количестве встраиваемых систем. Процессорное ядро SuperH было разработано компанией Hitachi в начале 1990-х годов и к 1995-му стало 3-й архитектурой по количеству поставленных ядер. Многие микроконтроллеры и микропроцессоры основаны на этой архитектуре. Возможно, наиболее известным применением процессора SH7709 является КПК HP Jornada, работающий под управлением операционной системы Windows CE. Hitachi разработала полную систему команд, общую для всех поколений процессорных ядер. Первоначально SH-1 и SH-2 использовались в игровой приставке Sega Saturn, а позже во многих других микроконтроллерах, применявшихся в различных встраиваемых системах. Например, в ПЛК DirectLogic от компании Koyo микропроцессоры поколения SH-1 используются в качестве основного. Эти ядра использовали 16-разрядную систему команд, при этом регистры и адреса были 32-разрядными, что обеспечивало превосходную плотность кода. Это было важно, так как в то время оперативная память была очень дорогой. Несколькими годами позже было разработано ядро SH-3 путём расширения изначальных ядер, в основном за счёт использования другой концепции обработки прерываний, контроллера памяти и модифицированной концепции работы кеш-памяти. Ядро SH-3, имеющее расширенную систему команд, включающую команды цифровой обработки сигналов, называлось SH-3-DSP. С расширенными адресом для эффективной цифровой обработки сигналов и специальными аккумуляторами это ядро объединяло в себе функции RISC и DSP-процессоров. Подобная эволюция также произошла и с изначальным ядром SH-2, которое в этом случае получило название SH-DSP. Следующим поколением стали процессоры с ядром SH-4. Они применялись в конце 1990-х годов, например, в игровом автомате , игровой приставке Sega Dreamcast и субноутбуке Compaq Aero 8000. Центральный RISC-процессор Hitachi SH-4 работал на частоте до 200 МГц. Среди основных особенностей архитектуры SH-4 можно назвать наличие двух вычислительных блоков с модулем суперскалярного ветвления и ещё одного параллельного блока вычислений для векторных операций с плавающей точкой. Архитектура SH-5 подразумевала работу процессора в двух режимах. Первый из них — режим совместимости с SH-4 — носил название SHcompact, новый — SHmedia — режим использовал 32-битный набор команд, включавший SIMD-инструкции, и 64 64-битных регистра. Очередной этап эволюции архитектуры прошел в 2003 году — когда на основе ядер SH-2 и SH-4 было разработано суперскалярное ядро нового поколения — SH-X. На сегодняшний день поддержкой и развитием архитектуры, процессорного ядра и выпуском конечных продуктов на их основе занимается компания Renesas Electronics, образовавшаяся в результате слияния полупроводниковых подразделений компаний Hitachi и Mitsubishi. Существует инициатива (при участии Renesas) по созданию открытых процессорных ядер с архитектурой SH, в частности ядра J2 для FPGA и ASIC (исходный код опубликован в 2015 году). Последние патенты на SH2 истекли в 2014 году, а на SH4 – в 2016 году. Для платформы реализованы различные компиляторы и подготовлена версия ОС μClinux. Le SuperH est une famille de processeurs, conçus à la base par Hitachi. L'architecture des SuperH est de type RISC. Ils sont principalement utilisés dans les systèmes embarqués. Les SuperH est le successeur de la famille de processeur H8. SuperH (SH) ist eine RISC-artige Prozessorarchitektur. Sie wurde ursprünglich von Hitachi entwickelt. Seit 2001 wurde die Entwicklung von einem Gemeinschaftsunternehmen von Hitachi und STMicroelectronics, SuperH Inc., weitergeführt. Seit der Fusion der Hitachi-Halbleitersparte mit Mitsubishi Electric wird SuperH von Renesas Electronics fortgeführt. Die Architektur ist in Japan sehr verbreitet und wird weltweit in vielen eingebetteten Systemen speziell in Automotive-Applikationen genutzt. Sie verbraucht nur sehr wenig Strom und ist relativ kostengünstig. HPs Jornada-Reihe basiert auf SH-Prozessoren. Insgesamt gibt es bis heute fünf Generationen. SuperH（或稱SH）是可靠單片機與微處理器架構的品牌名稱。SuperH 是以 32 位元存取的精簡指令集架構，多用在嵌入式系統。 SuperH (znany także jako SH) jest architekturą mikroprocesorów typu RISC przeznaczoną do zastosowań wbudowanych. Rodzina SH została początkowo zaprojektowana w firmie Hitachi jako następca rodziny . Architektura SH jest tak gęsta, że jedna z prac naukowych stawia ją wyżej niż x86, x86_64, oraz CRIS v32. ARM kupiło licencję jednego z patentów SuperH by stworzyć zestaw instrukcji Thumb w połowie lat 90 XX wieku. Patenty natomiast wygasły: ostatni na SH2 w 2014, na SH4 w 2016. Przykładowo SH2 był zastosowany w konsoli Sega Saturn, SH4 w Sega Dreamcast.
dbp:bits
32
dbp:endianness
Bi
gold:hypernym
dbr:Bit
prov:wasDerivedFrom
wikipedia-en:SuperH?oldid=1124895367&ns=0
dbo:wikiPageLength
20939
foaf:isPrimaryTopicOf
wikipedia-en:SuperH