This HTML5 document contains 210 embedded RDF statements represented using HTML+Microdata notation.

The embedded RDF content will be recognized by any processor of HTML5 Microdata.

Namespace Prefixes

PrefixIRI
dbthttp://dbpedia.org/resource/Template:
n16https://web.archive.org/web/20120310074119/http:/www.hpl.hp.com/news/2005/jul-sep/
dbpedia-nohttp://no.dbpedia.org/resource/
dbpedia-svhttp://sv.dbpedia.org/resource/
wikipedia-enhttp://en.wikipedia.org/wiki/
dbpedia-fihttp://fi.dbpedia.org/resource/
dbrhttp://dbpedia.org/resource/
n11http://opac.lib.rpi.edu/search~S6%3F/Xyerazunis&m=t&m=r&m=g&m=a&m=o&SORT=D&searchscope=6/Xyerazunis&m=t&m=r&m=g&m=a&m=o&SORT=D&searchscope=6&SUBKEY=yerazunis/1%2C14%2C14%2CB/
n14http://
dbpedia-frhttp://fr.dbpedia.org/resource/
dctermshttp://purl.org/dc/terms/
rdfshttp://www.w3.org/2000/01/rdf-schema#
dbpedia-cshttp://cs.dbpedia.org/resource/
n23https://web.archive.org/web/20080818033118/http:/www.fujitsu.com/downloads/MAG/vol36-1/
rdfhttp://www.w3.org/1999/02/22-rdf-syntax-ns#
n31http://people.cs.clemson.edu/~mark/
dbphttp://dbpedia.org/property/
dbpedia-eohttp://eo.dbpedia.org/resource/
xsdhhttp://www.w3.org/2001/XMLSchema#
dbpedia-ukhttp://uk.dbpedia.org/resource/
dbpedia-idhttp://id.dbpedia.org/resource/
n19http://www.vliw.org/
dbohttp://dbpedia.org/ontology/
dbpedia-srhttp://sr.dbpedia.org/resource/
dbpedia-pthttp://pt.dbpedia.org/resource/
n38http://doi.acm.org/10.1145/
dbpedia-huhttp://hu.dbpedia.org/resource/
dbpedia-jahttp://ja.dbpedia.org/resource/
dbchttp://dbpedia.org/resource/Category:
dbpedia-dehttp://de.dbpedia.org/resource/
dbpedia-plhttp://pl.dbpedia.org/resource/
dbpedia-ruhttp://ru.dbpedia.org/resource/
yagohttp://dbpedia.org/class/yago/
wikidatahttp://www.wikidata.org/entity/
yago-reshttp://yago-knowledge.org/resource/
n33https://global.dbpedia.org/id/
dbpedia-ithttp://it.dbpedia.org/resource/
dbpedia-cahttp://ca.dbpedia.org/resource/
provhttp://www.w3.org/ns/prov#
foafhttp://xmlns.com/foaf/0.1/
dbpedia-simplehttp://simple.dbpedia.org/resource/
dbpedia-zhhttp://zh.dbpedia.org/resource/
dbpedia-kohttp://ko.dbpedia.org/resource/
dbpedia-trhttp://tr.dbpedia.org/resource/
dbpedia-fahttp://fa.dbpedia.org/resource/
freebasehttp://rdf.freebase.com/ns/
dbpedia-eshttp://es.dbpedia.org/resource/
n35http://www.hpl.hp.com/news/2005/jul-sep/
owlhttp://www.w3.org/2002/07/owl#

Statements

Subject Item
dbr:Very_long_instruction_word
rdf:type
yago:Device103183080 yago:Instrumentality103575240 yago:Microprocessor103760310 yago:WikicatMicroprocessors yago:Conductor103088707 yago:PhysicalEntity100001930 yago:Artifact100021939 yago:Whole100003553 yago:SemiconductorDevice104171831 yago:Chip103020034 yago:Object100002684
rdfs:label
VLIW VLIW Very long instruction word Very Long Instruction Word VLIW VLIW Very long instruction word 超长指令字 VLIW Very long instruction word VLIW VLIW VLIW VLIW VLIW VLIW VLIW
rdfs:comment
VLIW, initiales de very long instruction word en anglais, traduit littéralement par « mot d'instruction très long », dénote une famille d'ordinateurs dotés d'un processeur à mot d'instruction très long (couramment supérieur à 128 bits). VLIW est une technologie reportant une partie de la gestion du pipeline d'exécution d'un processeur dans les compilateurs. Cette technologie, semblable à l'EPIC proposée par l'Itanium d'Intel va donc fournir une instruction longue qui sera une agrégation d'instructions courtes indépendantes. VLIM (acrònim anglès de Paraula d'Instrucció Molt Llarga) es refereix a una arquitectura de processador dissenyada per a potenciar el concepte de paral·lelisme o computació paral·lela. Mentre que en els processadors convencionals l'execució de les instruccions és en mode seqüencial, un processador VLIW permet al programa d'especificar l'execució d'instruccions en paral·lel o concurrentment. Very Long Instruction Word ou VLIW (em português: Instrução de Palavra muito Grande), é uma arquitetura de CPU que executa um grupo de instruções ao mesmo tempo. Um compilador garante que as instruções a serem processadas não sejam dependentes entre si para que possam ser executadas ao mesmo tempo sem perda de lógica do processamento, em alguns casos o compilador acrescenta instruções em branco a fim de garantir a não dependência das instruções. La arquitectura de CPU de palabra de instrucción muy larga​ (VLIW, del inglés very long instruction word) implementa una forma de paralelismo a nivel de instrucción. Es similar a las arquitecturas superescalares, ambas usan varias unidades funcionales (por ejemplo varias ALUs, varios multiplicadores, etc.) para lograr ese paralelismo. Un microprocesador típico VLIW es el IA-64. 超长指令字（VLIW：Very long instruction word）指的是一种被设计为可以利用指令级并行（ILP）优势的CPU体系结构。一个按照顺序执行指令的非超标量处理器不能充分的利用处理器的资源，有可能导致低性能。 性能可以通过同时执行一系列指令中的不同子步骤来提高（这就是流水线），或者像超标量架构一样，甚至完全的并行执行多个处理器指令。进一步的提高可以通过指令的执行顺序与在程序代码中出现的顺序不同来提高，这就是乱序执行。 这3种技术都要付出代价：增加了硬件的复杂性。在并行执行任何操作之前，处理器必须确认这些指令间没有相互依赖。例如第一个指令的结果作为第二个指令的输入。很明显，这样的两条指令无法同时执行，并且第2条指令不能在先于第一条指令执行。乱序执行处理器增加了硬件资源用于调度指令和决定相互依赖。 另一方面，VLIW通过另外一种方法来实现并行。VLIW的并行指令执行是基于一个确定的调度。这个调度是程序在编译的时候就已经确定好的。由于决定乱序执行的工作是由编译器来完成的，处理器不再需要上面三种技术所需的调度硬件。结果VLIW处理器相比其他多数的超标量处理器提供了更加强大的处理能力但是更少的硬件复杂性（编译器的复杂性提高了）。 VLIW(Very Long Instruction Word의 약자)는 여러 opcode 필드가 있는 긴 명령어 하나에 독립적인 연산 여러개를 정의하고 이들을 한꺼번에 내보내는 명령어 구조 집합의 종류이다. VLIW (od ang. very long instruction word) – nazwa architektury mikroprocesorów z bardzo długim słowem instrukcji. Very Long Instruction Word (VLIW) bezeichnet eine Eigenschaft einer Befehlssatzarchitektur (englisch Instruction Set Architecture, kurz ISA) einer Familie von Mikroprozessoren. Ziel ist die Beschleunigung der Abarbeitung von sequentiellen Programmen durch Ausnutzung von Parallelität auf Befehls-Ebene. Im Gegensatz zu superskalaren Prozessoren werden bei VLIW die Befehle nicht dynamisch zur Laufzeit vom Prozessor den einzelnen Funktionseinheiten zugewiesen, sondern der Compiler gruppiert parallel ausführbare Befehle. VLIW schließt die Verwendung einer Pipeline-Architektur nicht aus. VLIW（英: Very Long Instruction Word、超長命令語）とは、プロセッサの命令セットアーキテクチャ（ISA）の一種類である。 VLIWプロセッサは、その実行ユニットが並列的に一度に実行できる、ロード・ストア・演算・分岐などの命令の複数個から成る、かなり長い命令語によってー単位の命令が構成されており、それをそのまま実行ユニットに投入する（各命令をatom、まとまったものをmoleculeなどと呼ぶこともある）。実行に複数クロック掛かるような命令もあるかもしれないが、そういったものも含めて、タイミング的に全て差し支えなく実行できるようにVLIWの機械語プログラムは書かれていなければならず、依存や順序を解決するような機構をハードウェアでは持たない。一般に、そのようなコードを生成するのはコンパイラの仕事となる。また、どうしても埋められないスロットはNOP(No Operation・何もしない）で埋め、命令語の長さは常に固定長となる。一般にVLIWプロセッサ自身はRISCのコンセプトをより押し進めたような設計であるが、以上のような「複数の機能が詰め込まれた長い固定長の命令」はマイクロプログラム方式における、いわゆる水平型マイクロプログラムを直接外に出したようなもの、といったような感じに近い。なお、「超長命令」の由来は命令語が最低でも（たとえば）128ビットといったように長いものであることからである。 VLIW (англ. very long instruction word — «очень длинная машинная команда») — архитектура процессоров с несколькими вычислительными устройствами. Характеризуется тем, что одна инструкция процессора содержит несколько операций, которые должны выполняться параллельно. Фактически это «видимое программисту» микропрограммное управление, когда машинный код представляет собой лишь немного свёрнутый микрокод для непосредственного управления аппаратурой. La Very Long Instruction Word è un'architettura obsoleta di processori. Fu sviluppata basandosi sul parallelismo di istruzione. Si tratta di tecniche rudimentali per eseguire più istruzioni in parallelo. I primi metodi prevedevano la realizzazione di unità di elaborazione di tipo pipeline dati, in queste unità le istruzioni vengono elaborate come fossero in una catena di montaggio. Un miglioramento fu portato dall'introduzione di più unità di calcolo in parallelo (più pipeline) al fine di ottenere un microprocessore superscalare. VLIW (англ. very long instruction word — «Дуже довга машинна команда») — архітектура процесорів з декількома обчислювальними пристроями. Характеризується тим, що одна інструкція процесора містить кілька операцій, які повинні виконуватися паралельно. Фактично це «видиме програмісту» мікропрограмне управління, коли машинний код являє собою лише трохи згорнутий мікрокод для безпосереднього управління апаратурою. VLIW (anglicky very long instruction word) je procesorová architektura, která umožňuje instrukční paralelismus (vykonávání několik nezávislých instrukcí souběžně) aniž by CPU musela vyhodnocovat časovou návaznost jednotlivých operací a možné kolize. Paralelismu je dosaženo sloučením vzájemně nezávislých operací v jeden celek (instrukční paket). Mezi zástupce této architektury patří například procesory řady TMS320C6, SHARC, Elbrus, Itanium a některé grafické procesory (GPU). Very long instruction word (VLIW) refers to instruction set architectures designed to exploit instruction level parallelism (ILP). Whereas conventional central processing units (CPU, processor) mostly allow programs to specify instructions to execute in sequence only, a VLIW processor allows programs to explicitly specify instructions to execute in parallel. This design is intended to allow higher performance without the complexity inherent in some other designs. VLIW står för Very Long Instruction Word-processor. Denna processor använder långa instruktioner. Tanken med detta är att slå ihop flera instruktioner till en. Processorn kan då hämta flera instruktioner på en gång och därför arbeta effektivare. Det ställer dock högre krav på programkompilatorn som måste skicka instruktionerna till processorn i rätt ordning.VLIW används i Intels Itanium-processorfamilj, men tekniken kallas då för EPIC (Explicit Parallel Instruction Code). VLIW - (mallongigo de angla Very Long Instruction Word - tre longa komanda vorto) estas procesora arkitekturo (ankaŭ konata kiel ). La arkitekturo estas uzata en procesoroj Crusoe kaj fare de firmao Transmeta, Itanium kaj fare de Intel, E2K (Elbrus) fare de MCST. La VLIW-procesoroj uzas tre longan komandan vorton, en kiu estas pakitaj kelkaj sendependaj programoj. Ekz. en Crusoe ĉiu vorto, nomata molekulo, konsistas el kvar atom-komandoj plenumataj dum unu takto.
dcterms:subject
dbc:Very_long_instruction_word_computing dbc:Parallel_computing dbc:Instruction_processing dbc:Digital_signal_processing dbc:Instruction_set_architectures
dbo:wikiPageID
51706
dbo:wikiPageRevisionID
1123647883
dbo:wikiPageWikiLink
dbr:CEVA-X_DSP dbr:Jazz_DSP dbr:Hewlett-Packard dbr:Superscalar dbr:Execution_unit dbr:Moscow_Center_of_SPARC_Technologies dbr:Compiler dbr:System-on-a-chip dbr:Dependence_analysis dbr:Microcode dbr:Pipeline_flush dbr:FR-V dbr:Intel_i860 dbr:Itanium dbr:Register_file dbr:Vector_processor dbr:Floating_Point_Systems dbr:Movidius dbr:ATI_Technologies dbr:Binary_translation dbr:Cydrome dbr:PA-RISC dbr:Digital_signal_processor dbr:Super_Harvard_Architecture_Single-Chip_Computer dbr:TSMC dbr:Reduced_instruction_set_computing dbc:Parallel_computing dbr:Instruction_set dbr:Instruction_set_architecture dbr:Transmeta_Crusoe dbr:Central_processing_unit dbr:Graphics_processing_unit dbr:Mikhail_Kartsev dbr:Region_scheduling dbr:Memory_architecture dbr:Embedded_system dbr:Basic_block dbr:Yale_University dbr:Out-of-order_execution dbr:Bob_Rau dbr:Array_data_structure dbr:Parallel_computing dbr:Profile-guided_optimization dbr:Compile_time dbc:Instruction_processing dbr:Transport_triggered_architecture dbr:NXP_Semiconductors dbr:TriMedia_(mediaprocessor) dbr:Integrated_circuit dbr:ST200_family dbr:Elbrus_2000 dbr:Complex_instruction_set_computing dbr:Advanced_Micro_Devices dbc:Instruction_set_architectures dbr:Texas_Instruments_TMS320 dbr:Elbrus-2S+ dbr:Elbrus_(computer) dbr:Speculative_execution dbr:Josh_Fisher dbc:Digital_signal_processing dbr:Opcode dbr:TMS320 dbr:Code_bloat dbr:Branch_predictor dbr:Xtensa dbr:Algorithm_efficiency dbr:Instruction_level_parallelism dbr:Multiflow dbr:Throughput dbr:New_York_University dbr:Emitter-coupled_logic dbr:Arithmetic_logic_unit dbr:Fujitsu dbr:Wide-issue dbr:TeraScale_(microarchitecture) dbr:Single_instruction,_multiple_data dbr:Programming_language dbr:Pixelworks dbr:Nvidia dbr:Iron_Curtain dbr:Minisupercomputer dbr:Transmeta dbr:Single_instruction,_multiple_threads dbr:AMD dbr:X86 dbr:Trace_scheduling dbr:Instruction_pipelining dbc:Very_long_instruction_word_computing dbr:NOP_(code) dbr:Explicitly_parallel_instruction_computing
dbo:wikiPageExternalLink
n11:frameset&FF=Xyerazunis&m=t&m=r&m=g&m=a&m=o&SORT=D&searchscope=6&1%2C1%2C n14:www.multiflowthebook.com n16:VLIW_retrospective.pdf n19: n23:paper06.pdf n31:epic.html n35:VLIW_retrospective.pdf n38:800046.801649
owl:sameAs
dbpedia-tr:Çok_uzun_buyruk_kelimesi dbpedia-it:Very_long_instruction_word dbpedia-ca:VLIW dbpedia-hu:VLIW dbpedia-sr:Јако_дуга_реч_инструкције dbpedia-fa:کلمه_دستورالعمل_بسیار_طولانی dbpedia-cs:VLIW dbpedia-pl:VLIW yago-res:Very_long_instruction_word dbpedia-sv:VLIW dbpedia-ja:VLIW dbpedia-id:VLIW wikidata:Q249743 dbpedia-fr:Very_long_instruction_word n33:2MHAc dbpedia-zh:超长指令字 dbpedia-fi:VLIW dbpedia-simple:Very_long_instruction_word dbpedia-es:VLIW dbpedia-no:Very_long_instruction_word dbpedia-de:Very_Long_Instruction_Word dbpedia-uk:VLIW dbpedia-ru:VLIW freebase:m.0dml5 dbpedia-pt:VLIW dbpedia-eo:VLIW dbpedia-ko:VLIW
dbp:wikiPageUsesTemplate
dbt:More_citations_needed dbt:Reflist dbt:Refimprove_section dbt:CPU_technologies dbt:Short_description dbt:Anchor dbt:CN dbt:Webarchive dbt:Clarify
dbp:date
January 2015 May 2016 2012-03-10
dbp:reason
does 'multiple-issue' mean pipelining? Please quantity this, as a factor or fraction or percentage, of area or cost or some other useful variable.
dbp:url
n16:VLIW_retrospective.pdf
dbo:abstract
VLIW (od ang. very long instruction word) – nazwa architektury mikroprocesorów z bardzo długim słowem instrukcji. VLIW（英: Very Long Instruction Word、超長命令語）とは、プロセッサの命令セットアーキテクチャ（ISA）の一種類である。 VLIWプロセッサは、その実行ユニットが並列的に一度に実行できる、ロード・ストア・演算・分岐などの命令の複数個から成る、かなり長い命令語によってー単位の命令が構成されており、それをそのまま実行ユニットに投入する（各命令をatom、まとまったものをmoleculeなどと呼ぶこともある）。実行に複数クロック掛かるような命令もあるかもしれないが、そういったものも含めて、タイミング的に全て差し支えなく実行できるようにVLIWの機械語プログラムは書かれていなければならず、依存や順序を解決するような機構をハードウェアでは持たない。一般に、そのようなコードを生成するのはコンパイラの仕事となる。また、どうしても埋められないスロットはNOP(No Operation・何もしない）で埋め、命令語の長さは常に固定長となる。一般にVLIWプロセッサ自身はRISCのコンセプトをより押し進めたような設計であるが、以上のような「複数の機能が詰め込まれた長い固定長の命令」はマイクロプログラム方式における、いわゆる水平型マイクロプログラムを直接外に出したようなもの、といったような感じに近い。なお、「超長命令」の由来は命令語が最低でも（たとえば）128ビットといったように長いものであることからである。 スーパースカラやアウトオブオーダーなどと異なり、命令列はフェッチされたそのまま実行ユニットに投入され、投入された後も並列性の分析などといった必要がない為、ハードウェアコストの低下や動作の高速化が期待される。反面、VLIWの性能を引き出すにはコンパイラが重要である。その意味でRISCよりもさらにソフトウェアに依存する側に寄ったアーキテクチャといえる。 命令セットアーキテクチャではなく、マイクロアーキテクチャを指してVLIWの語が使われることもある。 VLIWの採用例として、サーバ向けとして商品化されたマイクロプロセッサとしては、インテルがHPと開発したIA-64（Itanium）のEPICアーキテクチャがあるが（EPICは修正VLIWアーキテクチャである、などとされることもある）、IA-64については（当初もくろんだようにx86の代替としては）普及はしていない。後述するが、組込み用プロセッサではVLIW風の設計の、複数メーカの複数の製品ファミリが継続している。 VLIW(Very Long Instruction Word의 약자)는 여러 opcode 필드가 있는 긴 명령어 하나에 독립적인 연산 여러개를 정의하고 이들을 한꺼번에 내보내는 명령어 구조 집합의 종류이다. La Very Long Instruction Word è un'architettura obsoleta di processori. Fu sviluppata basandosi sul parallelismo di istruzione. Si tratta di tecniche rudimentali per eseguire più istruzioni in parallelo. I primi metodi prevedevano la realizzazione di unità di elaborazione di tipo pipeline dati, in queste unità le istruzioni vengono elaborate come fossero in una catena di montaggio. Un miglioramento fu portato dall'introduzione di più unità di calcolo in parallelo (più pipeline) al fine di ottenere un microprocessore superscalare. Un'ulteriore miglioria è stata l'esecuzione fuori ordine delle istruzioni. Con questa modalità di esecuzione le istruzioni non vengono eseguite secondo l'ordine previsto dal programmatore ma secondo l'ordine che permette al processore di eseguirle in parallelo. Queste tecniche hanno un fondamentale difetto: incrementano molto la complessità del microprocessore. Per poter eseguire le operazioni in parallelo il microprocessore deve costantemente verificare le dipendenze tra le varie istruzioni e i dati al fine di eseguire correttamente i programmi. Esistono più tipologie di dipendenze, per esempio un'istruzione potrebbe dover elaborare un dato ottenuto, come risultato, da un'altra istruzione e quindi questa non potrebbe essere eseguita prima dell'altra istruzione. I moderni microprocessori dedicano molte risorse al controllo delle dipendenze e all'arrangiare le istruzioni in modo da poterne eseguire il maggior numero possibile in parallelo. L'approccio VLIW cerca di risolvere il problema utilizzando un'altra strada, invece di eseguire il controllo delle dipendenze e delle istruzioni eseguibili in parallelo durante l'elaborazione questi vengono lasciati al compilatore che le determina in modo statico e include nelle istruzioni dei dati di controllo per il processore. Il compilatore assembla le istruzioni in blocchi di più istruzioni (2 o più), i singoli blocchi vengono ricevuti dal processore che li decodifica e esegue le istruzioni in parallelo senza dover controllare dipendenze o altro, dato che tutto è già stato controllato dal compilatore. Questo permette di semplificare di molto il processore e di ottenere microprocessori molto veloci. VLIW - (mallongigo de angla Very Long Instruction Word - tre longa komanda vorto) estas procesora arkitekturo (ankaŭ konata kiel ). La arkitekturo estas uzata en procesoroj Crusoe kaj fare de firmao Transmeta, Itanium kaj fare de Intel, E2K (Elbrus) fare de MCST. La VLIW-procesoroj uzas tre longan komandan vorton, en kiu estas pakitaj kelkaj sendependaj programoj. Ekz. en Crusoe ĉiu vorto, nomata molekulo, konsistas el kvar atom-komandoj plenumataj dum unu takto. VLIW (англ. very long instruction word — «Дуже довга машинна команда») — архітектура процесорів з декількома обчислювальними пристроями. Характеризується тим, що одна інструкція процесора містить кілька операцій, які повинні виконуватися паралельно. Фактично це «видиме програмісту» мікропрограмне управління, коли машинний код являє собою лише трохи згорнутий мікрокод для безпосереднього управління апаратурою. У суперскалярних процесорах також є кілька обчислювальних модулів, але завдання розподілу між ними роботи вирішується апаратно. Це сильно ускладнює пристрій процесора, і може спричиняти помилки. У процесорах VLIW задача розподілу вирішується під час компіляції і в інструкціях явно вказано, який обчислювальний пристрій має виконувати яку команду. VLIW можна вважати логічним продовженням ідеології RISC, що розширює її на архітектури з декількома обчислювальними модулями. Так само, як у RISC, в інструкції явно вказується, що саме повинен робити кожен модуль процесора. Через це довжина інструкції може досягати 128 або навіть 256 біт. Very long instruction word (VLIW) refers to instruction set architectures designed to exploit instruction level parallelism (ILP). Whereas conventional central processing units (CPU, processor) mostly allow programs to specify instructions to execute in sequence only, a VLIW processor allows programs to explicitly specify instructions to execute in parallel. This design is intended to allow higher performance without the complexity inherent in some other designs. VLIM (acrònim anglès de Paraula d'Instrucció Molt Llarga) es refereix a una arquitectura de processador dissenyada per a potenciar el concepte de paral·lelisme o computació paral·lela. Mentre que en els processadors convencionals l'execució de les instruccions és en mode seqüencial, un processador VLIW permet al programa d'especificar l'execució d'instruccions en paral·lel o concurrentment. Very Long Instruction Word (VLIW) bezeichnet eine Eigenschaft einer Befehlssatzarchitektur (englisch Instruction Set Architecture, kurz ISA) einer Familie von Mikroprozessoren. Ziel ist die Beschleunigung der Abarbeitung von sequentiellen Programmen durch Ausnutzung von Parallelität auf Befehls-Ebene. Im Gegensatz zu superskalaren Prozessoren werden bei VLIW die Befehle nicht dynamisch zur Laufzeit vom Prozessor den einzelnen Funktionseinheiten zugewiesen, sondern der Compiler gruppiert parallel ausführbare Befehle. VLIW schließt die Verwendung einer Pipeline-Architektur nicht aus. La arquitectura de CPU de palabra de instrucción muy larga​ (VLIW, del inglés very long instruction word) implementa una forma de paralelismo a nivel de instrucción. Es similar a las arquitecturas superescalares, ambas usan varias unidades funcionales (por ejemplo varias ALUs, varios multiplicadores, etc.) para lograr ese paralelismo. Los procesadores con arquitecturas VLIW se caracterizan, como su nombre indica, por tener juegos de instrucciones muy simples en cuanto a número de instrucciones diferentes, pero muy grandes en cuanto al tamaño de cada instrucción. Esto es así porque en cada instrucción se especifica el estado de todas y cada una de las unidades funcionales del sistema, con el objetivo de simplificar el diseño del hardware al dejar todo el trabajo de planificar el código en manos del programador/compilador, en oposición a un procesador superescalar, en el que es el hardware en tiempo de ejecución el que planifica las instrucciones. Un microprocesador típico VLIW es el IA-64. VLIW, initiales de very long instruction word en anglais, traduit littéralement par « mot d'instruction très long », dénote une famille d'ordinateurs dotés d'un processeur à mot d'instruction très long (couramment supérieur à 128 bits). VLIW est une technologie reportant une partie de la gestion du pipeline d'exécution d'un processeur dans les compilateurs. Cette technologie, semblable à l'EPIC proposée par l'Itanium d'Intel va donc fournir une instruction longue qui sera une agrégation d'instructions courtes indépendantes. VLIW (anglicky very long instruction word) je procesorová architektura, která umožňuje instrukční paralelismus (vykonávání několik nezávislých instrukcí souběžně) aniž by CPU musela vyhodnocovat časovou návaznost jednotlivých operací a možné kolize. Paralelismu je dosaženo sloučením vzájemně nezávislých operací v jeden celek (instrukční paket). Mezi zástupce této architektury patří například procesory řady TMS320C6, SHARC, Elbrus, Itanium a některé grafické procesory (GPU). VLIW står för Very Long Instruction Word-processor. Denna processor använder långa instruktioner. Tanken med detta är att slå ihop flera instruktioner till en. Processorn kan då hämta flera instruktioner på en gång och därför arbeta effektivare. Det ställer dock högre krav på programkompilatorn som måste skicka instruktionerna till processorn i rätt ordning.VLIW används i Intels Itanium-processorfamilj, men tekniken kallas då för EPIC (Explicit Parallel Instruction Code). 超长指令字（VLIW：Very long instruction word）指的是一种被设计为可以利用指令级并行（ILP）优势的CPU体系结构。一个按照顺序执行指令的非超标量处理器不能充分的利用处理器的资源，有可能导致低性能。 性能可以通过同时执行一系列指令中的不同子步骤来提高（这就是流水线），或者像超标量架构一样，甚至完全的并行执行多个处理器指令。进一步的提高可以通过指令的执行顺序与在程序代码中出现的顺序不同来提高，这就是乱序执行。 这3种技术都要付出代价：增加了硬件的复杂性。在并行执行任何操作之前，处理器必须确认这些指令间没有相互依赖。例如第一个指令的结果作为第二个指令的输入。很明显，这样的两条指令无法同时执行，并且第2条指令不能在先于第一条指令执行。乱序执行处理器增加了硬件资源用于调度指令和决定相互依赖。 另一方面，VLIW通过另外一种方法来实现并行。VLIW的并行指令执行是基于一个确定的调度。这个调度是程序在编译的时候就已经确定好的。由于决定乱序执行的工作是由编译器来完成的，处理器不再需要上面三种技术所需的调度硬件。结果VLIW处理器相比其他多数的超标量处理器提供了更加强大的处理能力但是更少的硬件复杂性（编译器的复杂性提高了）。 正如一些其他比较新颖的架构，这种并行执行的概念只有当编译器能生成有效的代码的时候才变得有用。事实上，一些有着特殊目的的指令可以用来帮助一些复杂的操作，例如快速傅立叶变换或者在地貌计算中出现的计算。如果编译器无法准确的找出相关的代码并且生成可以利用CPU能力的目标代码，这些特殊目的的指令将变得毫无用处。例如，程序员可能需要将他的算法用一种可以降低编译器工作难度的方式进行描述。 VLIW (англ. very long instruction word — «очень длинная машинная команда») — архитектура процессоров с несколькими вычислительными устройствами. Характеризуется тем, что одна инструкция процессора содержит несколько операций, которые должны выполняться параллельно. Фактически это «видимое программисту» микропрограммное управление, когда машинный код представляет собой лишь немного свёрнутый микрокод для непосредственного управления аппаратурой. В суперскалярных процессорах также есть несколько вычислительных модулей, но задача распределения работы между ними решается аппаратно. Это сильно усложняет устройство процессора, и может быть чревато ошибками. В процессорах VLIW задача распределения решается во время компиляции и в инструкциях явно указано, какое вычислительное устройство какую команду должно выполнять. VLIW можно считать логическим продолжением идеологии RISC, расширяющей её на архитектуры с несколькими вычислительными модулями. Так же, как в RISC, в инструкции явно указывается, что именно должен делать каждый модуль процессора. Из-за этого длина инструкции может достигать 128 или даже 256 бит. Very Long Instruction Word ou VLIW (em português: Instrução de Palavra muito Grande), é uma arquitetura de CPU que executa um grupo de instruções ao mesmo tempo. Um compilador garante que as instruções a serem processadas não sejam dependentes entre si para que possam ser executadas ao mesmo tempo sem perda de lógica do processamento, em alguns casos o compilador acrescenta instruções em branco a fim de garantir a não dependência das instruções.
prov:wasDerivedFrom
wikipedia-en:Very_long_instruction_word?oldid=1123647883&ns=0
dbo:wikiPageLength
24189
foaf:isPrimaryTopicOf
wikipedia-en:Very_long_instruction_word