. . "Una matriu de portes programable in situ (FPGA, sigles angleses de Field-Programmable Gate Array) \u00E9s un dispositiu semiconductor que cont\u00E9 blocs de l\u00F2gica la interconnexi\u00F3 i funcionalitat dels quals pot ser configurada 'in situ' mitjan\u00E7ant un llenguatge de programaci\u00F3 especialitzat. La l\u00F2gica programable pot reproduir des de funcions tan senzilles com les que realitza una porta l\u00F2gica fins a sistemes complexos en un xip. Les FPGAs s'utilitzen en aplicacions similars als ASICs encara que s\u00F3n m\u00E9s lentes, tenen un major consum de pot\u00E8ncia i no poden contenir sistemes tan complexes com elles mateixes. Aix\u00ED i tot, les FPGAs tenen els avantatges de ser reprogramables (el que afegeix una gran flexibilitat al flux de disseny), els seus costos de desenvolupament i adquisici\u00F3 s\u00F3n molt menors per a petites quantitats de dispositius i el temps de desenvolupament \u00E9s tamb\u00E9 menor. Certs fabricants compten amb FPGAs que nom\u00E9s es poden programar un cop, pel que els seus avantatges i inconvenients es troben a mig cam\u00ED entre els ASICs i les FPGAs reprogramables. Hist\u00F2ricament les FPGAs sorgeixen com una evoluci\u00F3 dels conceptes desenvolupats en les PLAs i els CPLD. Tradicionalment, els enginyers han utilitzat les FPGA amb eines de programaci\u00F3 fetes per experts. Aix\u00F2 no obstant, com que les FPGA s'han tornat m\u00E9s r\u00E0pides i m\u00E9s rendibles, els enginyers i investigadors amb poca o cap experi\u00E8ncia en disseny de hardware digital estan buscant aprofitar les FPGA per crear solucions personalitzades. Per abastar aquest creixent inter\u00E8s, els prove\u00EFdors estan creant eines de m\u00E9s alt nivell que fan m\u00E9s f\u00E0cil programar FPGA i brindar els beneficis de la tecnologia FPGA a noves aplicacions."@ca . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . "Agordebla Matrico de Logikaj Elementoj a\u016D AMLE (angle field-programmable gate array (FPGA)) estas integra cirkvito, kies funkciado estas reagordebla kaj konfigurebla far uzanto. La konfigurado de AMLE estas farata per speciala programlingvo (HDL). Pli frue oni anka\u016D uzis , sed nun tiu maniero priskribi konfiguron estas nun tre rara."@eo . . . . . . . . . . . . . . . . . . . . . "FPGA(field programmable gate array, \uD544\uB4DC \uD504\uB85C\uADF8\uB798\uBA38\uBE14 \uAC8C\uC774\uD2B8 \uC5B4\uB808\uC774)\uB294 \uC124\uACC4 \uAC00\uB2A5 \uB17C\uB9AC \uC18C\uC790\uC640 \uD504\uB85C\uADF8\uB798\uBC0D\uC774 \uAC00\uB2A5\uD55C \uB0B4\uBD80 \uD68C\uB85C\uAC00 \uD3EC\uD568\uB41C \uBC18\uB3C4\uCCB4 \uC18C\uC790\uC774\uB2E4. \uC124\uACC4 \uAC00\uB2A5 \uB17C\uB9AC \uC18C\uC790\uB294 AND, OR, XOR, NOT, \uB354 \uBCF5\uC7A1\uD55C \uB514\uCF54\uB354\uB098 \uACC4\uC0B0\uAE30\uB2A5\uC758 \uC870\uD569 \uAE30\uB2A5\uAC19\uC740 \uAE30\uBCF8\uC801\uC778 \uB17C\uB9AC \uAC8C\uC774\uD2B8\uC758 \uAE30\uB2A5\uC744 \uBCF5\uC81C\uD558\uC5EC \uD504\uB85C\uADF8\uB798\uBC0D\uD560 \uC218 \uC788\uB2E4. \uB300\uBD80\uBD84\uC758 FPGA\uB294 \uD504\uB85C\uADF8\uB798\uBC0D \uAC00\uB2A5 \uB17C\uB9AC \uC694\uC18C (FPGA \uC2DD\uC73C\uB85C\uB294 \uB17C\uB9AC \uBE14\uB85D\uC774\uB77C\uACE0\uB3C4 \uD568)\uC5D0 \uAC04\uB2E8\uD55C \uD50C\uB9BD\uD50C\uB86D\uC774\uB098 \uB354 \uC644\uBCBD\uD55C \uBA54\uBAA8\uB9AC \uBE14\uB85D\uC73C\uB85C \uB41C \uBA54\uBAA8\uB9AC \uC694\uC18C\uB97C \uD3EC\uD568\uD558\uACE0 \uC788\uB2E4. \uD504\uB85C\uADF8\uB7A8\uC774 \uAC00\uB2A5\uD55C \uB0B4\uBD80\uC120 \uACC4\uCE35\uAD6C\uC870\uB294 FPGA\uC758 \uB17C\uB9AC\uBE14\uB85D\uC744 \uC2DC\uC2A4\uD15C \uC124\uACC4\uC790\uAC00 \uC694\uAD6C\uD558\uB294 \uB300\uB85C \uB2E8\uC77C \uCE69 \uD504\uB85C\uADF8\uB798\uBC0D\uAC00\uB2A5 \uBE0C\uB808\uB4DC\uBCF4\uB4DC\uCC98\uB7FC \uB0B4\uBD80\uC5F0\uACB0\uC744 \uD560 \uC218 \uC788\uB2E4. \uC774 \uB17C\uB9AC\uBE14\uB85D\uACFC \uB0B4\uBD80\uC120\uC740 \uC81C\uC870\uACF5\uC815 \uC774\uD6C4\uC5D0 \uC18C\uBE44\uC790/\uC124\uACC4\uC790\uAC00 \uD504\uB85C\uADF8\uB7A8\uD560 \uC218 \uC788\uC73C\uBBC0\uB85C \uC694\uAD6C\uB418\uB294 \uC5B4\uB5A0\uD55C \uB17C\uB9AC\uAE30\uB2A5\uB3C4 \uC218\uD589\uD560 \uC218 \uC788\uB2E4.(\uADF8\uB7EC\uD55C \uC774\uC720\uB85C \"\uD604\uC7A5 \uD504\uB85C\uADF8\uB798\uBA38\uBE14\") FPGA\uB294 \uC77C\uBC18\uC801\uC73C\uB85C \uC8FC\uBB38\uD615 \uBC18\uB3C4\uCCB4(ASIC) \uB300\uC6A9\uD488\uBCF4\uB2E4 \uB290\uB9AC\uACE0, \uBCF5\uC7A1\uD55C \uC124\uACC4\uC5D0 \uC801\uC6A9\uD560 \uC218 \uC5C6\uC73C\uBA70, \uC18C\uBE44\uC804\uB825\uC774 \uD06C\uB2E4. \uADF8\uB7EC\uB098 \uAC1C\uBC1C\uC2DC\uAC04\uC774 \uC9E7\uACE0, \uC624\uB958\uB97C \uD604\uC7A5\uC5D0\uC11C \uC7AC\uC218\uC815\uD560 \uC218 \uC788\uACE0, \uCD08\uAE30 \uAC1C\uBC1C\uBE44\uAC00 \uC800\uB834\uD558\uB2E4\uB294 \uC7A5\uC810\uC774 \uC788\uB2E4. \uC81C\uC870\uC0AC\uB294 \uC124\uACC4 \uC774\uD6C4\uC5D0 \uC218\uC815\uD560 \uC218 \uC5C6\uB3C4\uB85D \uD560\uB2F9\uB41C \uB35C \uC720\uC5F0\uD55C FPGA \uBC84\uC804\uC73C\uB85C \uC2F8\uAC8C \uD314 \uC218 \uC788\uB2E4. \uC774\uB7F0 \uC124\uACC4\uAC1C\uBC1C\uC740 \uC77C\uBC18\uC801\uC778 FPGA\uC5D0\uC11C \uB9CC\uB4E4\uC5C8\uACE0 \uC880 \uB354 ASIC\uC640 \uBE44\uC2B7\uD55C \uACE0\uC815\uB41C \uBC84\uC804\uC73C\uB85C \uBCC0\uACBD\uB418\uC5C8\uB2E4. CPLD\uB294 \uBE44\uC2B7\uD55C \uC5ED\uD560\uC744 \uD560 \uC218 \uC788\uB294 \uC18C\uC790\uC774\uB2E4."@ko . . . . . "FPGA"@uk . . . . . . . . . . . . . . . . . . . "Ate-matrize programagarria edo FPGA (ingelesez: Field-programmable gate array) delakoa, ate-multzo programagarriak dituen zirkuitu integratua da. Hauek (HDL) bidez konfiguratu ohi dira. Ate-matrize programagarriak bloke logiko programagarriz osatuta daude. Blokeen arteko interkonexioak konfigura daitezke. Ondorioz, ate logikoak baino zailagoak diren funtzio konbinazionalak lor daitezke. Gainera, FPGA gehienek memoria-elementuak ere badituzte, dela biegonkorrak, edo dela memoria-blokeak."@eu . . . . . . . . . "Bezpo\u015Brednio programowalna macierz bramek"@pl . . . . . . . . . . . . . . . . . . . "FPGA"@in . . . . . . . . . . . . . . . . . . . "Um arranjo de porta program\u00E1vel em campo, em ingl\u00EAs field programmable gate array (sigla FPGA), \u00E9 um circuito integrado projetado para ser configurado por um consumidor ou projetista ap\u00F3s a fabrica\u00E7\u00E3o \u2013 de onde adv\u00E9m \"program\u00E1vel em campo\". A grande maioria dos chips que encontramos em nosso dia-a-dia, circuitos que acompanham as televis\u00F5es, celulares, etc., j\u00E1 v\u00EAm todos pr\u00E9-programados (ASIC), isto \u00E9, com as suas funcionalidades todas definidas no ato de fabrica\u00E7\u00E3o. Surgiu ent\u00E3o uma categoria nova de hardware reconfigur\u00E1vel, o qual t\u00EAm as suas funcionalidades definidas exclusivamente pelos usu\u00E1rios e n\u00E3o pelos fabricantes."@pt . "Ate-matrize programagarria edo FPGA (ingelesez: Field-programmable gate array) delakoa, ate-multzo programagarriak dituen zirkuitu integratua da. Hauek (HDL) bidez konfiguratu ohi dira. Ate-matrize programagarriak bloke logiko programagarriz osatuta daude. Blokeen arteko interkonexioak konfigura daitezke. Ondorioz, ate logikoak baino zailagoak diren funtzio konbinazionalak lor daitezke. Gainera, FPGA gehienek memoria-elementuak ere badituzte, dela biegonkorrak, edo dela memoria-blokeak."@eu . . "FPGA\uFF08\u82F1: field-programmable gate array\uFF09\u306F\u3001\u88FD\u9020\u5F8C\u306B\u8CFC\u5165\u8005\u3084\u8A2D\u8A08\u8005\u304C\u69CB\u6210\u3092\u8A2D\u5B9A\u3067\u304D\u308B\u96C6\u7A4D\u56DE\u8DEF\u3067\u3042\u308A\u3001\u5E83\u7FA9\u306B\u306FPLD\uFF08\u30D7\u30ED\u30B0\u30E9\u30DE\u30D6\u30EB\u30ED\u30B8\u30C3\u30AF\u30C7\u30D0\u30A4\u30B9\uFF09\u306E\u4E00\u7A2E\u3067\u3042\u308B\u3002\u73FE\u5834\u3067\u30D7\u30ED\u30B0\u30E9\u30E0\u53EF\u80FD\u306A\u30B2\u30FC\u30C8\u30A2\u30EC\u30A4\u3067\u3042\u308B\u3053\u3068\u304B\u3089\u3001\u3053\u306E\u3088\u3046\u306B\u547C\u3070\u308C\u3066\u3044\u308B\u3002"@ja . . . . . . "Field-Programmable Gate Array (FPGA) merupakan sebuah IC digital yang sering digunakan untuk mengimplementasikan rangkaian digital. FPGA berbentuk komponen elektronika dan semikonduktor yang terdiri dari komponen gerbang terprogram dan sambungan terprogram (interkoneksi). Komponen gerbang terprogram yang dimiliki meliputi jenis gerbang logika biasa maupun jenis fungsi matematis dan kombinatorik yang lebih kompleks, seperti decoder, adder, subtractor, multiplier, dll. Blok-blok komponen di dalam FPGA bisa juga mengandung elemen memori (register) mulai dari flip-flop sampai pada RAM (Random Access Memory). FPGA sangat sesuai untuk pemrosesan komputasi dari algoritme . Keuntungan implementasi FPGA digunakan untuk meningkatkan efisiensi rancangan dengan cara mengurangi pemakaian pemrograman perangkat lunak (software). FPGA mempunyai koreksi yang kecil dan merupakan teknologi yang bebas (t-independent) untuk diimplementasikan dalam berbagai algoritme. Kinerja aplikasi FPGA lebih cepat dibandingkan dengan aplikasi mikrokontroler, karena FPGA hanya mensintesis perangkat keras (hardware) saja, sementara mikrokontroler mengeksekusi instruksi perangkat lunak (software) yang digunakan untuk mengendalikan perangkat keras (hardware), sehingga waktu tunda yang diimplementasikan hanya memakan waktu tunda perambatan saja. Pemodelan FPGA membutuhkan informasi terkait dengan tingkat perbedaan abstraksi dan jenis model yang digunakan. Seorang perancang FPGA harus mampu mengambil beberapa tahapan pemodelan untuk memastikan hasil model rancangannya melalui model simulasi yang telah disediakan oleh vendor FPGA masing-masing. Pengertian terprogram dalam FPGA adalah mirip dengan interkoneksi saklar dalam breadboard yang bisa diubah oleh pembuat desain sesuai kebutuhan pengguna. Dalam FPGA, interkoneksi ini bisa diprogram kembali oleh pengguna maupun pendesain di dalam lab atau lapangan (field). Oleh karena itu jajaran gerbang logika (Gate Array) ini disebut field-programmable. Jenis gerbang logika yang bisa diprogram meliputi semua gerbang dasar untuk memenuhi kebutuhan yang manapun. Vendor-vendor FPGA berbasis static random access memory (SRAM) dibuat oleh Xilinx Inc., Corp., Atmel dan Semiconductor; sedangkan, vendor-vendor FPGA berbasis dan dibuat oleh Corp. dan Corp. Pemain lainnya yang kemudian pupus di tengah jalan diantaranya adalah Intel, , Motorola, , AMD, , Philips. Pendatang dalam dunia FPGA yang telah diserap dan gagal dalam pemasaran produknya adalah , , , , , , , Silicon. Kecepatan inovasi dalam dunia FPGA ditentukan oleh vendor yang memimpin pemasaran produknya. Dua vendor FPGA yang sering dipakai oleh perancang adalah Xilinx, Inc. dan Altera Corp."@in . "\u73FE\u5834\u53EF\u7A0B\u5F0F\u5316\u908F\u8F2F\u9598\u9663\u5217\uFF08\u82F1\u8A9E\uFF1AField Programmable Gate Array\uFF0C\u7E2E\u5BEB\u70BAFPGA\uFF09\uFF0C\u5B83\u4EE5PAL\u3001GAL\u3001CPLD\u7B49\u53EF\u7F16\u7A0B\u903B\u8F91\u5668\u4EF6\u70BA\u6280\u8853\u57FA\u790E\u767C\u5C55\u800C\u6210\u3002\u4F5C\u70BA\u7279\u6B8A\u5E94\u7528\u96C6\u6210\u7535\u8DEF\u4E2D\u7684\u4E00\u79CD\u534A\u5B9A\u5236\u7535\u8DEF\uFF0C\u5B83\u65E2\u5F4C\u88DC\u5168\u5B9A\u5236\u96FB\u8DEF\u4E0D\u8DB3\uFF0C\u53C8\u514B\u670D\u539F\u6709\u53EF\u7F16\u7A0B\u903B\u8F91\u63A7\u5236\u5668\u908F\u8F2F\u9598\u6578\u6709\u9650\u7684\u7F3A\u9EDE\u3002"@zh . . . "\u0645\u0635\u0641\u0648\u0641\u0629 \u0627\u0644\u0628\u0648\u0627\u0628\u0627\u062A \u0627\u0644\u0645\u0646\u0637\u0642\u064A\u0629 \u0627\u0644\u0642\u0627\u0628\u0644\u0629 \u0644\u0644\u0628\u0631\u0645\u062C\u0629"@ar . . . . . . . . "Field Programmable Gate Array"@de . . . . . . . "Um arranjo de porta program\u00E1vel em campo, em ingl\u00EAs field programmable gate array (sigla FPGA), \u00E9 um circuito integrado projetado para ser configurado por um consumidor ou projetista ap\u00F3s a fabrica\u00E7\u00E3o \u2013 de onde adv\u00E9m \"program\u00E1vel em campo\". A grande maioria dos chips que encontramos em nosso dia-a-dia, circuitos que acompanham as televis\u00F5es, celulares, etc., j\u00E1 v\u00EAm todos pr\u00E9-programados (ASIC), isto \u00E9, com as suas funcionalidades todas definidas no ato de fabrica\u00E7\u00E3o. Surgiu ent\u00E3o uma categoria nova de hardware reconfigur\u00E1vel, o qual t\u00EAm as suas funcionalidades definidas exclusivamente pelos usu\u00E1rios e n\u00E3o pelos fabricantes."@pt . . . . . . "Programovateln\u00E1 hradlov\u00E1 pole (FPGA, anglicky Field Programmable Gate Array) je v elektronice typ logick\u00E9ho integrovan\u00E9ho obvodu, kter\u00FD je vyroben tak, aby mohl b\u00FDt naprogramov\u00E1n a\u017E u z\u00E1kazn\u00EDka. Obsahuje pole programovateln\u00FDch logick\u00FDch obvod\u016F (PLD), logick\u00FDch blok\u016F, umo\u017E\u0148uje je navz\u00E1jem propojit a t\u00EDm vytvo\u0159it tak\u0159ka libovoln\u00E9 \u010D\u00EDslicov\u00E9 za\u0159\u00EDzen\u00ED (nap\u0159\u00EDklad mikroprocesor, \u0159\u00EDdic\u00ED obvod s\u00ED\u0165ov\u00E9 karty a podobn\u011B). T\u00EDm se odli\u0161uje od z\u00E1kaznick\u00FDch integrovan\u00FDch obvod\u016F (ASIC), jejich\u017E funkce je d\u00E1na ji\u017E p\u0159i v\u00FDrob\u011B."@cs . . . . . . . "FPGA(field programmable gate array, \uD544\uB4DC \uD504\uB85C\uADF8\uB798\uBA38\uBE14 \uAC8C\uC774\uD2B8 \uC5B4\uB808\uC774)\uB294 \uC124\uACC4 \uAC00\uB2A5 \uB17C\uB9AC \uC18C\uC790\uC640 \uD504\uB85C\uADF8\uB798\uBC0D\uC774 \uAC00\uB2A5\uD55C \uB0B4\uBD80 \uD68C\uB85C\uAC00 \uD3EC\uD568\uB41C \uBC18\uB3C4\uCCB4 \uC18C\uC790\uC774\uB2E4. \uC124\uACC4 \uAC00\uB2A5 \uB17C\uB9AC \uC18C\uC790\uB294 AND, OR, XOR, NOT, \uB354 \uBCF5\uC7A1\uD55C \uB514\uCF54\uB354\uB098 \uACC4\uC0B0\uAE30\uB2A5\uC758 \uC870\uD569 \uAE30\uB2A5\uAC19\uC740 \uAE30\uBCF8\uC801\uC778 \uB17C\uB9AC \uAC8C\uC774\uD2B8\uC758 \uAE30\uB2A5\uC744 \uBCF5\uC81C\uD558\uC5EC \uD504\uB85C\uADF8\uB798\uBC0D\uD560 \uC218 \uC788\uB2E4. \uB300\uBD80\uBD84\uC758 FPGA\uB294 \uD504\uB85C\uADF8\uB798\uBC0D \uAC00\uB2A5 \uB17C\uB9AC \uC694\uC18C (FPGA \uC2DD\uC73C\uB85C\uB294 \uB17C\uB9AC \uBE14\uB85D\uC774\uB77C\uACE0\uB3C4 \uD568)\uC5D0 \uAC04\uB2E8\uD55C \uD50C\uB9BD\uD50C\uB86D\uC774\uB098 \uB354 \uC644\uBCBD\uD55C \uBA54\uBAA8\uB9AC \uBE14\uB85D\uC73C\uB85C \uB41C \uBA54\uBAA8\uB9AC \uC694\uC18C\uB97C \uD3EC\uD568\uD558\uACE0 \uC788\uB2E4. \uD504\uB85C\uADF8\uB7A8\uC774 \uAC00\uB2A5\uD55C \uB0B4\uBD80\uC120 \uACC4\uCE35\uAD6C\uC870\uB294 FPGA\uC758 \uB17C\uB9AC\uBE14\uB85D\uC744 \uC2DC\uC2A4\uD15C \uC124\uACC4\uC790\uAC00 \uC694\uAD6C\uD558\uB294 \uB300\uB85C \uB2E8\uC77C \uCE69 \uD504\uB85C\uADF8\uB798\uBC0D\uAC00\uB2A5 \uBE0C\uB808\uB4DC\uBCF4\uB4DC\uCC98\uB7FC \uB0B4\uBD80\uC5F0\uACB0\uC744 \uD560 \uC218 \uC788\uB2E4. \uC774 \uB17C\uB9AC\uBE14\uB85D\uACFC \uB0B4\uBD80\uC120\uC740 \uC81C\uC870\uACF5\uC815 \uC774\uD6C4\uC5D0 \uC18C\uBE44\uC790/\uC124\uACC4\uC790\uAC00 \uD504\uB85C\uADF8\uB7A8\uD560 \uC218 \uC788\uC73C\uBBC0\uB85C \uC694\uAD6C\uB418\uB294 \uC5B4\uB5A0\uD55C \uB17C\uB9AC\uAE30\uB2A5\uB3C4 \uC218\uD589\uD560 \uC218 \uC788\uB2E4.(\uADF8\uB7EC\uD55C \uC774\uC720\uB85C \"\uD604\uC7A5 \uD504\uB85C\uADF8\uB798\uBA38\uBE14\")"@ko . . . "FPGA"@el . . . . "Agordebla Matrico de Logikaj Elementoj a\u016D AMLE (angle field-programmable gate array (FPGA)) estas integra cirkvito, kies funkciado estas reagordebla kaj konfigurebla far uzanto. La konfigurado de AMLE estas farata per speciala programlingvo (HDL). Pli frue oni anka\u016D uzis , sed nun tiu maniero priskribi konfiguron estas nun tre rara. AMLE povas esti agortita por iu logika funkcio, kiun performas normala integra cirkvito. Ebleco rekonfiguri funkciadon por kurantaj taskoj kontra\u016D malgranda aldona kosto a\u016D entute sen iu kosto igas na AMLE tre utila en multaj kampoj, malgra\u016D \u011Denerale pli alta komenca prezo. AMLE enhavas programeblajn logikajn elementojn nomataj \"logikaj blokoj\" kaj hierarkion de reagordeblaj interligiloj, per kiuj la blokoj povas esti konektitaj la\u016Dvole, kiel \u0109e . Certaj aran\u011Doj de logikaj elementoj povas performi komplikajn operaciojn de a\u016D funkcii kiel simplaj . Pli modernaj AMLE-oj anka\u016D inkluzivas memorajn elementoj, kiuj povas esti simplaj a\u016D plenaj komplikaj aroj de memoriloj."@eo . . "Bezpo\u015Brednio programowalna macierz bramek (od ang. field-programmable gate array, FPGA) \u2013 rodzaj programowalnego uk\u0142adu logicznego. Dla projektanta ma funkcjonalno\u015B\u0107 tak\u0105 sam\u0105 jak specjalizowany uk\u0142ad scalony, jednak mo\u017Ce by\u0107 wielokrotnie programowany bez demonta\u017Cu, po jego wytworzeniu i zainstalowaniu w urz\u0105dzeniu docelowym. FPGA to jedna z dw\u00F3ch rodzin programowalnych cyfrowych uk\u0142ad\u00F3w logicznych o du\u017Cym stopniu scalenia \u2013 drug\u0105 grup\u0119 stanowi\u0105 uk\u0142ady CPLD (ang. complex programmable logic device) o nieco innej architekturze. Najwi\u0119kszymi dostawcami tego typu s\u0105 firmy Altera i Xilinx, a tak\u017Ce , Atmel, , , . Bezpo\u015Brednio programowalne macierze bramek s\u0105 zazwyczaj wolniejsze od odpowiadaj\u0105cych im specjalizowanych uk\u0142ad\u00F3w scalonych i pobieraj\u0105 wi\u0119cej mocy. Maj\u0105 natomiast wiele innych zalet takich jak kr\u00F3tszy czas projektowania, ni\u017Csze koszty produkcji (dla ma\u0142ych serii). Ponadto istnieje obecnie mo\u017Cliwo\u015B\u0107 wykonania tzw. hard copy FPGA, czyli uk\u0142adu scalonego o funkcjonalno\u015Bci takiej jak wgrany do FPGA projekt. Uk\u0142ad taki jest szybszy i pobiera mniej mocy. Na og\u00F3\u0142 programowalne macierze bramek zawieraj\u0105 rozmieszczone matrycowo bloki logiczne . Poszczeg\u00F3lne bloki s\u0105 \u0142\u0105czone ze sob\u0105 za po\u015Brednictwem linii trakt\u00F3w po\u0142\u0105czeniowych (routing channels) oraz programowalnych matryc kluczy po\u0142\u0105czeniowych umieszczonych w miejscu krzy\u017Cowania si\u0119 trakt\u00F3w poziomych i pionowych. Na obrze\u017Cach matrycy blok\u00F3w logicznych znajduj\u0105 si\u0119 programowalne bloki IOB (wej\u015Bciowo-wyj\u015Bciowe). Struktury FPGA zawieraj\u0105 od 64 do dziesi\u0105tk\u00F3w tysi\u0119cy blok\u00F3w logicznych o bardzo zr\u00F3\u017Cnicowanej budowie. Bloki logiczne mog\u0105 by\u0107 bardzo z\u0142o\u017Cone, jest ich w\u00F3wczas mniej w uk\u0142adzie lub wzgl\u0119dnie proste i jest ich w\u00F3wczas wi\u0119cej. Zazwyczaj z\u0142o\u017Cone bloki logiczne zawieraj\u0105 dwie lub wi\u0119cej pami\u0119ci RAM umo\u017Cliwiaj\u0105cych tworzenie tablic warto\u015Bci funkcji LUT (Look-up Table) i dwa lub wi\u0119cej przerzutnik\u00F3w. W wi\u0119kszo\u015Bci uk\u0142ad\u00F3w s\u0105 to tablice czterowej\u015Bciowe (pami\u0119\u0107 RAM o pojemno\u015Bci 16 bit\u00F3w). W uk\u0142adach o prostszej budowie, bloki logiczne zawieraj\u0105 zwykle dwuwej\u015Bciowe uk\u0142ady generacji funkcji kombinacyjnych lub multipleksery czterowej\u015Bciowe i, ewentualnie, przerzutniki. Nowoczesne uk\u0142ady FPGA maj\u0105 mo\u017Cliwo\u015B\u0107 przeprogramowania \u201Ew locie\u201D poprzez zastosowanie mechanizmu , co prowadzi do pomys\u0142u czy \u2013 czyli uk\u0142ad\u00F3w, kt\u00F3re mog\u0105 dostosowa\u0107 swoj\u0105 struktur\u0119 tak by lepiej sprosta\u0107 zadaniom, przed kt\u00F3rymi stoj\u0105 w danym momencie. Uk\u0142ady FPGA u\u017Cywane s\u0105 w cyfrowym przetwarzaniu sygna\u0142\u00F3w, lotnictwie i wojsku, w fazie prototypowej uk\u0142ad\u00F3w ASIC i w wielu innych dziedzinach. Np. uk\u0142ady FPGA firmy Xilinx z powodzeniem sprawdzi\u0142y si\u0119 w misji na Marsa zako\u0144czonej l\u0105dowaniem \u0142azik\u00F3w Spirit i Opportunity. Aby zdefiniowa\u0107 zachowanie uk\u0142adu FPGA u\u017Cywa si\u0119 j\u0119zyka opisu sprz\u0119tu, jak Verilog lub VHDL. Nast\u0119pnie przy pomocy narz\u0119dzi syntezy generuje si\u0119 list\u0119 po\u0142\u0105cze\u0144, kt\u00F3ra potem w procesie implementacji jest odwzorowywana w konkretnym uk\u0142adzie. Nale\u017Cy zwr\u00F3ci\u0107 uwag\u0119, \u017Ce proces syntezy dopuszcza tworzenie uk\u0142ad\u00F3w logicznych dowolnych rozmiar\u00F3w, podczas gdy proces implementacji jest pr\u00F3b\u0105 wpisania go do konkretnej programowalnej macierzy bramek, gdzie mo\u017Ce zabrakn\u0105\u0107 zasob\u00F3w do realizacji zadanej logiki. Do zaprogramowania FPGA s\u0142u\u017Cy plik binarny, kt\u00F3ry zawiera informacje o konfiguracji uk\u0142adu. Uk\u0142ady rekonfigurowalne mo\u017Cna podzieli\u0107 ze wzgl\u0119du na rodzaj technologii wykorzystywanej w celu pami\u0119tania swojej konfiguracji: \n* SRAM \u2013 bazuje na technologii pami\u0119ci statycznej, dlatego przy braku zasilania trac\u0105 swoj\u0105 konfiguracj\u0119 \n* EPROM \u2013 zazwyczaj programowalne tylko raz, ewentualnie mo\u017Cna wykasowa\u0107 ich konfiguracj\u0119 przy pomocy promieniowania ultrafioletowego \n* EEPROM \u2013 wielokrotnego u\u017Cytku, zachowuj\u0105 swoj\u0105 konfiguracj\u0119 przy braku zasilania \n* FLASH \u2013 wielokrotnego u\u017Cytku. Zazwyczaj kom\u00F3rki FLASH s\u0105 mniejsze ni\u017C odpowiadaj\u0105ce im kom\u00F3rki EEPROM, dlatego uk\u0142ady takie s\u0105 ta\u0144sze do wyprodukowania. \n* przepalenia (ang. fuse), udro\u017Cnienia (ang. anti-fuse) \u2013 programowalne tylko raz. Jest to stary typ technologiczny, ale nadal ch\u0119tnie wykorzystywany przez wojsko z uwagi na wysok\u0105 odporno\u015B\u0107 na impuls elektromagnetyczny z broni nuklearnej. W uk\u0142adach tego typu podczas programowania nast\u0119puje \u201Eprzepalenie\u201D wybranych wewn\u0119trznych rezystor\u00F3w (typowo 300 \u03A9) po\u0142\u0105czeniowych, co skutkuje trwa\u0142o\u015Bci\u0105 i nieodwracalno\u015Bci\u0105 zapisu uk\u0142adu."@pl . . . . . . . . . . "\u041F\u0440\u043E\u0433\u0440\u0430\u043C\u043C\u0438\u0440\u0443\u0435\u043C\u0430\u044F \u043F\u043E\u043B\u044C\u0437\u043E\u0432\u0430\u0442\u0435\u043B\u0435\u043C \u0432\u0435\u043D\u0442\u0438\u043B\u044C\u043D\u0430\u044F \u043C\u0430\u0442\u0440\u0438\u0446\u0430"@ru . "\u73B0\u573A\u53EF\u7F16\u7A0B\u903B\u8F91\u95E8\u9635\u5217"@zh . . . . . "Bezpo\u015Brednio programowalna macierz bramek (od ang. field-programmable gate array, FPGA) \u2013 rodzaj programowalnego uk\u0142adu logicznego. Dla projektanta ma funkcjonalno\u015B\u0107 tak\u0105 sam\u0105 jak specjalizowany uk\u0142ad scalony, jednak mo\u017Ce by\u0107 wielokrotnie programowany bez demonta\u017Cu, po jego wytworzeniu i zainstalowaniu w urz\u0105dzeniu docelowym. FPGA to jedna z dw\u00F3ch rodzin programowalnych cyfrowych uk\u0142ad\u00F3w logicznych o du\u017Cym stopniu scalenia \u2013 drug\u0105 grup\u0119 stanowi\u0105 uk\u0142ady CPLD (ang. complex programmable logic device) o nieco innej architekturze. Najwi\u0119kszymi dostawcami tego typu s\u0105 firmy Altera i Xilinx, a tak\u017Ce , Atmel, , , ."@pl . . "1124506118"^^ . . . . . . . . "Field-Programmable Gate Array (FPGA) merupakan sebuah IC digital yang sering digunakan untuk mengimplementasikan rangkaian digital. FPGA berbentuk komponen elektronika dan semikonduktor yang terdiri dari komponen gerbang terprogram dan sambungan terprogram (interkoneksi). Komponen gerbang terprogram yang dimiliki meliputi jenis gerbang logika biasa maupun jenis fungsi matematis dan kombinatorik yang lebih kompleks, seperti decoder, adder, subtractor, multiplier, dll. Blok-blok komponen di dalam FPGA bisa juga mengandung elemen memori (register) mulai dari flip-flop sampai pada RAM (Random Access Memory). FPGA sangat sesuai untuk pemrosesan komputasi dari algoritme . Keuntungan implementasi FPGA digunakan untuk meningkatkan efisiensi rancangan dengan cara mengurangi pemakaian p"@in . . . . . . . . "Field-Programmable Gate Array (f\u00F6rkortat FPGA, vilket kan \u00F6vers\u00E4ttas med 'p\u00E5-plats-programmerbar grindmatris'), \u00E4r en integrerad krets som anv\u00E4nds inom digitalteknik, vars fysiska funktion kan \u00E4ndras genom att ny programmering \u00F6vers\u00E4nds genom anslutning av en enkel kabel."@sv . . . . . "A field-programmable gate array (FPGA) is an integrated circuit designed to be configured by a customer or a designer after manufacturing \u2013 hence the term field-programmable. The FPGA configuration is generally specified using a hardware description language (HDL), similar to that used for an application-specific integrated circuit (ASIC). Circuit diagrams were previously used to specify the configuration, but this is increasingly rare due to the advent of electronic design automation tools."@en . . "\u03A4\u03BF FPGA \u03AE Field Programmable Gate Array \u03AE \u03C3\u03C5\u03C3\u03C4\u03BF\u03B9\u03C7\u03AF\u03B1 \u03B5\u03C0\u03B9\u03C4\u03CC\u03C0\u03B9\u03B1 \u03C0\u03C1\u03BF\u03B3\u03C1\u03B1\u03BC\u03BC\u03B1\u03C4\u03B9\u03B6\u03CC\u03BC\u03B5\u03BD\u03C9\u03BD \u03C0\u03C5\u03BB\u03CE\u03BD \u03B5\u03AF\u03BD\u03B1\u03B9 \u03C4\u03CD\u03C0\u03BF\u03C2 \u03C0\u03C1\u03BF\u03B3\u03C1\u03B1\u03BC\u03BC\u03B1\u03C4\u03B9\u03B6\u03CC\u03BC\u03B5\u03BD\u03BF\u03C5 \u03BF\u03BB\u03BF\u03BA\u03BB\u03B7\u03C1\u03C9\u03BC\u03AD\u03BD\u03BF\u03C5 \u03BA\u03C5\u03BA\u03BB\u03CE\u03BC\u03B1\u03C4\u03BF\u03C2 \u03B3\u03B5\u03BD\u03B9\u03BA\u03AE\u03C2 \u03C7\u03C1\u03AE\u03C3\u03B7\u03C2 \u03C4\u03BF \u03BF\u03C0\u03BF\u03AF\u03BF \u03B4\u03B9\u03B1\u03B8\u03AD\u03C4\u03B5\u03B9 \u03C0\u03BF\u03BB\u03CD \u03BC\u03B5\u03B3\u03AC\u03BB\u03BF \u03B1\u03C1\u03B9\u03B8\u03BC\u03CC \u03C4\u03C5\u03C0\u03BF\u03C0\u03BF\u03B9\u03B7\u03BC\u03AD\u03BD\u03C9\u03BD \u03C0\u03C5\u03BB\u03CE\u03BD \u03BA\u03B1\u03B9 \u03AC\u03BB\u03BB\u03C9\u03BD \u03C8\u03B7\u03C6\u03B9\u03B1\u03BA\u03CE\u03BD \u03BB\u03B5\u03B9\u03C4\u03BF\u03C5\u03C1\u03B3\u03B9\u03CE\u03BD \u03CC\u03C0\u03C9\u03C2 \u03B1\u03C0\u03B1\u03C1\u03B9\u03B8\u03BC\u03B7\u03C4\u03AD\u03C2, \u03BA\u03B1\u03C4\u03B1\u03C7\u03C9\u03C1\u03B7\u03C4\u03AD\u03C2 \u03BC\u03BD\u03AE\u03BC\u03B7\u03C2, \u03B3\u03B5\u03BD\u03BD\u03AE\u03C4\u03C1\u03B9\u03B5\u03C2 PLL \u03BA\u03B1. \u03A3\u03B5 \u03BF\u03C1\u03B9\u03C3\u03BC\u03AD\u03BD\u03B1 \u03B1\u03C0\u03CC \u03B1\u03C5\u03C4\u03AC \u03B5\u03BD\u03C3\u03C9\u03BC\u03B1\u03C4\u03CE\u03BD\u03BF\u03BD\u03C4\u03B1\u03B9 \u03BA\u03B1\u03B9 \u03B1\u03BD\u03B1\u03BB\u03BF\u03B3\u03B9\u03BA\u03AD\u03C2 \u03BB\u03B5\u03B9\u03C4\u03BF\u03C5\u03C1\u03B3\u03AF\u03B5\u03C2. \u039A\u03B1\u03C4\u03AC \u03C4\u03BF\u03BD \u03C0\u03C1\u03BF\u03B3\u03C1\u03B1\u03BC\u03BC\u03B1\u03C4\u03B9\u03C3\u03BC\u03CC \u03C4\u03BF\u03C5 FPGA, \u03BF \u03BF\u03C0\u03BF\u03AF\u03BF\u03C2 \u03B3\u03AF\u03BD\u03B5\u03C4\u03B1\u03B9 \u03C0\u03AC\u03BD\u03C4\u03BF\u03C4\u03B5 \u03B5\u03BD\u03CE \u03B1\u03C5\u03C4\u03CC \u03B5\u03AF\u03BD\u03B1\u03B9 \u03C4\u03BF\u03C0\u03BF\u03B8\u03B5\u03C4\u03B7\u03BC\u03AD\u03BD\u03BF \u03C3\u03C4\u03BF , \u03B5\u03BD\u03B5\u03C1\u03B3\u03BF\u03C0\u03BF\u03B9\u03BF\u03CD\u03BD\u03C4\u03B1\u03B9 \u03BF\u03B9 \u03B5\u03C0\u03B9\u03B8\u03C5\u03BC\u03B7\u03C4\u03AD\u03C2 \u03BB\u03B5\u03B9\u03C4\u03BF\u03C5\u03C1\u03B3\u03AF\u03B5\u03C2 \u03BA\u03B1\u03B9 \u03B4\u03B9\u03B1\u03C3\u03C5\u03BD\u03B4\u03AD\u03BF\u03BD\u03C4\u03B1\u03B9 \u03BC\u03B5\u03C4\u03B1\u03BE\u03CD \u03C4\u03BF\u03C5\u03C2 \u03AD\u03C4\u03C3\u03B9 \u03CE\u03C3\u03C4\u03B5 \u03C4\u03BF FPGA \u03BD\u03B1 \u03C3\u03C5\u03BC\u03C0\u03B5\u03C1\u03B9\u03C6\u03AD\u03C1\u03B5\u03C4\u03B1\u03B9 \u03C9\u03C2 \u03BF\u03BB\u03BF\u03BA\u03BB\u03B7\u03C1\u03C9\u03BC\u03AD\u03BD\u03BF \u03BA\u03CD\u03BA\u03BB\u03C9\u03BC\u03B1 \u03BC\u03B5 \u03C3\u03C5\u03B3\u03BA\u03B5\u03BA\u03C1\u03B9\u03BC\u03AD\u03BD\u03B7 \u03BB\u03B5\u03B9\u03C4\u03BF\u03C5\u03C1\u03B3\u03AF\u03B1. \u039F \u03BA\u03CE\u03B4\u03B9\u03BA\u03B1\u03C2 \u03BC\u03B5 \u03C4\u03BF\u03BD \u03BF\u03C0\u03BF\u03AF\u03BF \u03C0\u03C1\u03BF\u03B3\u03C1\u03B1\u03BC\u03BC\u03B1\u03C4\u03AF\u03B6\u03B5\u03C4\u03B1\u03B9 \u03C4\u03BF FPGA \u03B3\u03C1\u03AC\u03C6\u03B5\u03C4\u03B1\u03B9 \u03C3\u03B5 \u03B3\u03BB\u03CE\u03C3\u03C3\u03B5\u03C2 \u03C0\u03B5\u03C1\u03B9\u03B3\u03C1\u03B1\u03C6\u03AE\u03C2 \u03C5\u03BB\u03B9\u03BA\u03BF\u03CD (VHDL, , ). \u03A4\u03BF FPGA \u03AD\u03C7\u03B5\u03B9 \u03C0\u03B1\u03C1\u03CC\u03BC\u03BF\u03B9\u03BF \u03C0\u03B5\u03B4\u03AF\u03BF \u03B5\u03C6\u03B1\u03C1\u03BC\u03BF\u03B3\u03CE\u03BD \u03BC\u03B5 \u03AC\u03BB\u03BB\u03B1 \u03C0\u03C1\u03BF\u03B3\u03C1\u03B1\u03BC\u03BC\u03B1\u03C4\u03B9\u03B6\u03CC\u03BC\u03B5\u03BD\u03B1 \u03BF\u03BB\u03BF\u03BA\u03BB\u03B7\u03C1\u03C9\u03BC\u03AD\u03BD\u03B1 \u03C8\u03B7\u03C6\u03B9\u03B1\u03BA\u03AC \u03BA\u03C5\u03BA\u03BB\u03CE\u03BC\u03B1\u03C4\u03B1 \u03CC\u03C0\u03C9\u03C2 \u03C4\u03B1 PLD \u03BA\u03B1\u03B9 \u03C4\u03B1 . \u038C\u03BC\u03C9\u03C2 \u03C4\u03B1 \u03B9\u03B4\u03B9\u03B1\u03AF\u03C4\u03B5\u03C1\u03B1 \u03C7\u03B1\u03C1\u03B1\u03BA\u03C4\u03B7\u03C1\u03B9\u03C3\u03C4\u03B9\u03BA\u03AC \u03C4\u03BF\u03C5 FPGA \u03B5\u03AF\u03BD\u03B1\u03B9 \u03C4\u03B1 \u03B5\u03BE\u03AE\u03C2: \n* \u03A4\u03BF FPGA \u03C7\u03AC\u03BD\u03B5\u03B9 \u03C4\u03BF\u03BD \u03C0\u03C1\u03BF\u03B3\u03C1\u03B1\u03BC\u03BC\u03B1\u03C4\u03B9\u03C3\u03BC\u03CC \u03C4\u03BF\u03C5 \u03BA\u03AC\u03B8\u03B5 \u03C6\u03BF\u03C1\u03AC \u03C0\u03BF\u03C5 \u03B4\u03B9\u03B1\u03BA\u03CC\u03C0\u03C4\u03B5\u03C4\u03B1\u03B9 \u03B7 \u03C4\u03AC\u03C3\u03B7 \u03C4\u03C1\u03BF\u03C6\u03BF\u03B4\u03BF\u03C3\u03AF\u03B1\u03C2 \u03C4\u03BF\u03C5. \u0395\u03C0\u03BF\u03BC\u03AD\u03BD\u03C9\u03C2 \u03B1\u03C0\u03B1\u03B9\u03C4\u03B5\u03AF \u03B5\u03BE\u03C9\u03C4\u03B5\u03C1\u03B9\u03BA\u03CC \u03BC\u03B9\u03BA\u03C1\u03BF\u03B5\u03C0\u03B5\u03BE\u03B5\u03C1\u03B3\u03B1\u03C3\u03C4\u03AE \u03AE \u03BC\u03BD\u03AE\u03BC\u03B7 \u03BC\u03B5 \u03BC\u03CC\u03BD\u03B9\u03BC\u03B7 \u03C3\u03C5\u03B3\u03BA\u03C1\u03AC\u03C4\u03B7\u03C3\u03B7 \u03B4\u03B5\u03B4\u03BF\u03BC\u03AD\u03BD\u03C9\u03BD (non-volatile memory) \u03B1\u03C0\u03CC \u03C4\u03B1 \u03BF\u03C0\u03BF\u03AF\u03B1 \u03B8\u03B1 \u03C0\u03C1\u03BF\u03B3\u03C1\u03B1\u03BC\u03BC\u03B1\u03C4\u03AF\u03B6\u03B5\u03C4\u03B1\u03B9, \u03BA\u03AC\u03B8\u03B5 \u03C6\u03BF\u03C1\u03AC \u03C0\u03BF\u03C5 \u03B5\u03C0\u03B1\u03BD\u03AD\u03C1\u03C7\u03B5\u03C4\u03B1\u03B9 \u03B7 \u03C4\u03AC\u03C3\u03B7 \u03C4\u03C1\u03BF\u03C6\u03BF\u03B4\u03BF\u03C3\u03AF\u03B1\u03C2. \n* \u039F \u03C0\u03C1\u03BF\u03B3\u03C1\u03B1\u03BC\u03BC\u03B1\u03C4\u03B9\u03C3\u03BC\u03CC\u03C2 \u03C4\u03BF\u03C5 FPGA \u03BC\u03C0\u03BF\u03C1\u03B5\u03AF \u03BD\u03B1 \u03B1\u03BB\u03BB\u03AC\u03B6\u03B5\u03B9 \u03BA\u03AC\u03B8\u03B5 \u03C6\u03BF\u03C1\u03AC \u03C0\u03BF\u03C5 \u03C4\u03C1\u03BF\u03C0\u03BF\u03C0\u03BF\u03B9\u03B5\u03AF\u03C4\u03B1\u03B9 \u03C4\u03BF \u03BB\u03BF\u03B3\u03B9\u03C3\u03BC\u03B9\u03BA\u03CC \u03C4\u03BF\u03C5 \u03BC\u03B9\u03BA\u03C1\u03BF\u03B5\u03C0\u03B5\u03BE\u03B5\u03C1\u03B3\u03B1\u03C3\u03C4\u03AE \u03AE \u03C4\u03B1 \u03B4\u03B5\u03B4\u03BF\u03BC\u03AD\u03BD\u03B1 \u03C4\u03B7\u03C2 \u03BC\u03BD\u03AE\u03BC\u03B7\u03C2 \u03C0\u03BF\u03C5 \u03C4\u03BF \u03B5\u03BB\u03AD\u03B3\u03C7\u03B5\u03B9. \n* \u0394\u03B5\u03BD \u03C5\u03C0\u03AC\u03C1\u03C7\u03B5\u03B9 \u03CC\u03C1\u03B9\u03BF \u03C3\u03C4\u03BF \u03C0\u03CC\u03C3\u03B5\u03C2 \u03C6\u03BF\u03C1\u03AD\u03C2 \u03BC\u03C0\u03BF\u03C1\u03B5\u03AF \u03BD\u03B1 \u03B5\u03C0\u03B1\u03BD\u03B1\u03C0\u03C1\u03BF\u03B3\u03C1\u03B1\u03BC\u03BC\u03B1\u03C4\u03B9\u03C3\u03C4\u03B5\u03AF. \n* \u0397 \u03BA\u03B1\u03C4\u03B1\u03BD\u03AC\u03BB\u03C9\u03C3\u03B7 \u03B9\u03C3\u03C7\u03CD\u03BF\u03C2 \u03B5\u03AF\u03BD\u03B1\u03B9 \u03C3\u03B7\u03BC\u03B1\u03BD\u03C4\u03B9\u03BA\u03AC \u03B1\u03C5\u03BE\u03B7\u03BC\u03AD\u03BD\u03B7, \u03C3\u03B5 \u03C3\u03C7\u03AD\u03C3\u03B7 \u03BC\u03B5 \u03C4\u03B1 ASIC. \u0388\u03C4\u03C3\u03B9 \u03C4\u03BF FPGA \u03B5\u03AF\u03BD\u03B1\u03B9 \u03B9\u03B4\u03B9\u03B1\u03AF\u03C4\u03B5\u03C1\u03B1 \u03BA\u03B1\u03C4\u03AC\u03BB\u03BB\u03B7\u03BB\u03BF \u03B5\u03BA\u03B5\u03AF \u03C0\u03BF\u03C5 \u03BF\u03B9 \u03C0\u03B1\u03C1\u03AC\u03BC\u03B5\u03C4\u03C1\u03BF\u03B9 \u03BB\u03B5\u03B9\u03C4\u03BF\u03C5\u03C1\u03B3\u03AF\u03B1\u03C2 \u03C0\u03C1\u03AD\u03C0\u03B5\u03B9 \u03BD\u03B1 \u03B1\u03BB\u03BB\u03AC\u03B6\u03BF\u03C5\u03BD \u03C3\u03C5\u03C7\u03BD\u03AC \u03AE \u03C3\u03B5 \u03BC\u03B9\u03BA\u03C1\u03AD\u03C2 \u03C0\u03BF\u03C3\u03CC\u03C4\u03B7\u03C4\u03B5\u03C2 \u03C0\u03B1\u03C1\u03B1\u03B3\u03C9\u03B3\u03AE\u03C2, \u03B5\u03BD\u03CE \u03C4\u03BF ASIC, \u03BB\u03CC\u03B3\u03C9 \u03BC\u03B1\u03B6\u03B9\u03BA\u03AE\u03C2 \u03C0\u03B1\u03C1\u03B1\u03B3\u03C9\u03B3\u03AE\u03C2, \u03B5\u03AF\u03BD\u03B1\u03B9 \u03C6\u03C4\u03B7\u03BD\u03CC\u03C4\u03B5\u03C1\u03BF \u03B5\u03BA\u03B5\u03AF \u03C0\u03BF\u03C5 \u03B1\u03C0\u03B1\u03B9\u03C4\u03BF\u03CD\u03BD\u03C4\u03B1\u03B9 \u03BC\u03B5\u03B3\u03AC\u03BB\u03B5\u03C2 \u03C0\u03BF\u03C3\u03CC\u03C4\u03B7\u03C4\u03B5\u03C2 \u03BA\u03B1\u03B9 \u03B7 \u03B5\u03C0\u03B9\u03B8\u03C5\u03BC\u03B7\u03C4\u03AE \u03BB\u03B5\u03B9\u03C4\u03BF\u03C5\u03C1\u03B3\u03AF\u03B1 \u03B5\u03AF\u03BD\u03B1\u03B9 \u03B1\u03C5\u03C3\u03C4\u03B7\u03C1\u03AC \u03C0\u03C1\u03BF\u03BA\u03B1\u03B8\u03BF\u03C1\u03B9\u03C3\u03BC\u03AD\u03BD\u03B7, \u03C7\u03C9\u03C1\u03AF\u03C2 \u03C3\u03C6\u03AC\u03BB\u03BC\u03B1\u03C4\u03B1 (\u03C4\u03BF ASIC \u03B4\u03B5\u03BD \u03B5\u03C0\u03B1\u03BD\u03B1\u03C0\u03C1\u03BF\u03B3\u03C1\u03B1\u03BC\u03BC\u03B1\u03C4\u03AF\u03B6\u03B5\u03C4\u03B1\u03B9). \u0392\u03B1\u03C3\u03B9\u03BA\u03AE \u03B4\u03BF\u03BC\u03B9\u03BA\u03AE \u03BC\u03BF\u03BD\u03AC\u03B4\u03B1 \u03C4\u03BF\u03C5 FPGA \u03B5\u03AF\u03BD\u03B1\u03B9 \u03C4\u03BF \u03BB\u03BF\u03B3\u03B9\u03BA\u03CC \u03BC\u03C0\u03BB\u03BF\u03BA, \u03BC\u03B5 \u03C4\u03B7 \u03C7\u03C1\u03AE\u03C3\u03B7 \u03C4\u03BF\u03C5 \u03BF\u03C0\u03BF\u03AF\u03BF\u03C5 \u03C5\u03BB\u03BF\u03C0\u03BF\u03B9\u03BF\u03CD\u03BD\u03C4\u03B1\u03B9 \u03BF\u03B9 \u03BB\u03BF\u03B3\u03B9\u03BA\u03AD\u03C2 \u03C3\u03C5\u03BD\u03B1\u03C1\u03C4\u03AE\u03C3\u03B5\u03B9\u03C2 \u03C0\u03BF\u03C5 \u03B5\u03BA\u03C6\u03C1\u03AC\u03B6\u03BF\u03C5\u03BD \u03C4\u03B7 \u03BB\u03B5\u03B9\u03C4\u03BF\u03C5\u03C1\u03B3\u03AF\u03B1 \u03B5\u03BD\u03CC\u03C2 \u03C8\u03B7\u03C6\u03B9\u03B1\u03BA\u03BF\u03CD \u03BA\u03C5\u03BA\u03BB\u03CE\u03BC\u03B1\u03C4\u03BF\u03C2. \u0391\u03BD\u03AC\u03BB\u03BF\u03B3\u03B1 \u03BC\u03B5 \u03C4\u03BF \u03BC\u03AD\u03B3\u03B5\u03B8\u03BF\u03C2 \u03C4\u03BF\u03C5 \u03BA\u03C5\u03BA\u03BB\u03CE\u03BC\u03B1\u03C4\u03BF\u03C2 \u03C0\u03BF\u03BB\u03BB\u03AC \u03BB\u03BF\u03B3\u03B9\u03BA\u03AC \u03BC\u03C0\u03BB\u03BF\u03BA \u03C3\u03C5\u03BD\u03B4\u03B5\u03CC\u03BD\u03C4\u03B1\u03B9 \u03B3\u03B9\u03B1 \u03BD\u03B1 \u03C5\u03BB\u03BF\u03C0\u03BF\u03B9\u03AE\u03C3\u03BF\u03C5\u03BD \u03C4\u03BF \u03C0\u03BB\u03AE\u03B8\u03BF\u03C2 \u03C4\u03C9\u03BD \u03B1\u03C0\u03B1\u03C1\u03B1\u03AF\u03C4\u03B7\u03C4\u03C9\u03BD \u03BB\u03BF\u03B3\u03B9\u03BA\u03CE\u03BD \u03C3\u03C5\u03BD\u03B1\u03C1\u03C4\u03AE\u03C3\u03B5\u03C9\u03BD."@el . "Agordebla Matrico de Logikaj Elementoj"@eo . . . . . . . . . . "Un \"Field Programmable Gate Array\" (solitamente abbreviato in FPGA), in elettronica digitale, \u00E8 un dispositivo logico programmabile ovvero genericamente un dispositivo hardware elettronico formato da un circuito integrato le cui funzionalit\u00E0 logiche di elaborazione sono appositamente programmabili e modificabili tramite opportuni linguaggi di descrizione hardware."@it . . . . . . . . . . . . . . . . "FPGA"@ko . . "Ate-matrize programagarri"@eu . . . "Programovateln\u00E9 hradlov\u00E9 pole"@cs . . . "\u03A4\u03BF FPGA \u03AE Field Programmable Gate Array \u03AE \u03C3\u03C5\u03C3\u03C4\u03BF\u03B9\u03C7\u03AF\u03B1 \u03B5\u03C0\u03B9\u03C4\u03CC\u03C0\u03B9\u03B1 \u03C0\u03C1\u03BF\u03B3\u03C1\u03B1\u03BC\u03BC\u03B1\u03C4\u03B9\u03B6\u03CC\u03BC\u03B5\u03BD\u03C9\u03BD \u03C0\u03C5\u03BB\u03CE\u03BD \u03B5\u03AF\u03BD\u03B1\u03B9 \u03C4\u03CD\u03C0\u03BF\u03C2 \u03C0\u03C1\u03BF\u03B3\u03C1\u03B1\u03BC\u03BC\u03B1\u03C4\u03B9\u03B6\u03CC\u03BC\u03B5\u03BD\u03BF\u03C5 \u03BF\u03BB\u03BF\u03BA\u03BB\u03B7\u03C1\u03C9\u03BC\u03AD\u03BD\u03BF\u03C5 \u03BA\u03C5\u03BA\u03BB\u03CE\u03BC\u03B1\u03C4\u03BF\u03C2 \u03B3\u03B5\u03BD\u03B9\u03BA\u03AE\u03C2 \u03C7\u03C1\u03AE\u03C3\u03B7\u03C2 \u03C4\u03BF \u03BF\u03C0\u03BF\u03AF\u03BF \u03B4\u03B9\u03B1\u03B8\u03AD\u03C4\u03B5\u03B9 \u03C0\u03BF\u03BB\u03CD \u03BC\u03B5\u03B3\u03AC\u03BB\u03BF \u03B1\u03C1\u03B9\u03B8\u03BC\u03CC \u03C4\u03C5\u03C0\u03BF\u03C0\u03BF\u03B9\u03B7\u03BC\u03AD\u03BD\u03C9\u03BD \u03C0\u03C5\u03BB\u03CE\u03BD \u03BA\u03B1\u03B9 \u03AC\u03BB\u03BB\u03C9\u03BD \u03C8\u03B7\u03C6\u03B9\u03B1\u03BA\u03CE\u03BD \u03BB\u03B5\u03B9\u03C4\u03BF\u03C5\u03C1\u03B3\u03B9\u03CE\u03BD \u03CC\u03C0\u03C9\u03C2 \u03B1\u03C0\u03B1\u03C1\u03B9\u03B8\u03BC\u03B7\u03C4\u03AD\u03C2, \u03BA\u03B1\u03C4\u03B1\u03C7\u03C9\u03C1\u03B7\u03C4\u03AD\u03C2 \u03BC\u03BD\u03AE\u03BC\u03B7\u03C2, \u03B3\u03B5\u03BD\u03BD\u03AE\u03C4\u03C1\u03B9\u03B5\u03C2 PLL \u03BA\u03B1. \u03A3\u03B5 \u03BF\u03C1\u03B9\u03C3\u03BC\u03AD\u03BD\u03B1 \u03B1\u03C0\u03CC \u03B1\u03C5\u03C4\u03AC \u03B5\u03BD\u03C3\u03C9\u03BC\u03B1\u03C4\u03CE\u03BD\u03BF\u03BD\u03C4\u03B1\u03B9 \u03BA\u03B1\u03B9 \u03B1\u03BD\u03B1\u03BB\u03BF\u03B3\u03B9\u03BA\u03AD\u03C2 \u03BB\u03B5\u03B9\u03C4\u03BF\u03C5\u03C1\u03B3\u03AF\u03B5\u03C2. \u039A\u03B1\u03C4\u03AC \u03C4\u03BF\u03BD \u03C0\u03C1\u03BF\u03B3\u03C1\u03B1\u03BC\u03BC\u03B1\u03C4\u03B9\u03C3\u03BC\u03CC \u03C4\u03BF\u03C5 FPGA, \u03BF \u03BF\u03C0\u03BF\u03AF\u03BF\u03C2 \u03B3\u03AF\u03BD\u03B5\u03C4\u03B1\u03B9 \u03C0\u03AC\u03BD\u03C4\u03BF\u03C4\u03B5 \u03B5\u03BD\u03CE \u03B1\u03C5\u03C4\u03CC \u03B5\u03AF\u03BD\u03B1\u03B9 \u03C4\u03BF\u03C0\u03BF\u03B8\u03B5\u03C4\u03B7\u03BC\u03AD\u03BD\u03BF \u03C3\u03C4\u03BF , \u03B5\u03BD\u03B5\u03C1\u03B3\u03BF\u03C0\u03BF\u03B9\u03BF\u03CD\u03BD\u03C4\u03B1\u03B9 \u03BF\u03B9 \u03B5\u03C0\u03B9\u03B8\u03C5\u03BC\u03B7\u03C4\u03AD\u03C2 \u03BB\u03B5\u03B9\u03C4\u03BF\u03C5\u03C1\u03B3\u03AF\u03B5\u03C2 \u03BA\u03B1\u03B9 \u03B4\u03B9\u03B1\u03C3\u03C5\u03BD\u03B4\u03AD\u03BF\u03BD\u03C4\u03B1\u03B9 \u03BC\u03B5\u03C4\u03B1\u03BE\u03CD \u03C4\u03BF\u03C5\u03C2 \u03AD\u03C4\u03C3\u03B9 \u03CE\u03C3\u03C4\u03B5 \u03C4\u03BF FPGA \u03BD\u03B1 \u03C3\u03C5\u03BC\u03C0\u03B5\u03C1\u03B9\u03C6\u03AD\u03C1\u03B5\u03C4\u03B1\u03B9 \u03C9\u03C2 \u03BF\u03BB\u03BF\u03BA\u03BB\u03B7\u03C1\u03C9\u03BC\u03AD\u03BD\u03BF \u03BA\u03CD\u03BA\u03BB\u03C9\u03BC\u03B1 \u03BC\u03B5 \u03C3\u03C5\u03B3\u03BA\u03B5\u03BA\u03C1\u03B9\u03BC\u03AD\u03BD\u03B7 \u03BB\u03B5\u03B9\u03C4\u03BF\u03C5\u03C1\u03B3\u03AF\u03B1."@el . . "Una matriz de puertas l\u00F3gicas programable en campo\u200B\u200B o FPGA (del ingl\u00E9s field-programmable gate array), es un dispositivo programable que contiene bloques de l\u00F3gica cuya interconexi\u00F3n y funcionalidad puede ser configurada en el momento, mediante un especializado. La l\u00F3gica programable puede reproducir desde funciones tan sencillas como las llevadas a cabo por una puerta l\u00F3gica o un sistema combinacional hasta complejos sistemas en un chip."@es . "Matriu de portes programable in situ"@ca . . . "Field-programmable gate array"@nl . "FPGA"@ja . . . . . . . . . "\u041F\u0440\u043E\u0433\u0440\u0430\u043C\u043E\u0432\u0430\u043D\u0430 \u043A\u043E\u0440\u0438\u0441\u0442\u0443\u0432\u0430\u0447\u0435\u043C \u0432\u0435\u043D\u0442\u0438\u043B\u044C\u043D\u0430 \u043C\u0430\u0442\u0440\u0438\u0446\u044F, \u041F\u041A\u0412\u041C (\u0430\u043D\u0433\u043B. Field-Programmable Gate Array, FPGA) \u2014 \u043D\u0430\u043F\u0456\u0432\u043F\u0440\u043E\u0432\u0456\u0434\u043D\u0438\u043A\u043E\u0432\u0438\u0439 \u043F\u0440\u0438\u0441\u0442\u0440\u0456\u0439, \u0449\u043E \u043C\u043E\u0436\u0435 \u0431\u0443\u0442\u0438 \u043D\u0430\u043B\u0430\u0448\u0442\u043E\u0432\u0430\u043D\u0438\u0439 \u0432\u0438\u0440\u043E\u0431\u043D\u0438\u043A\u043E\u043C \u0430\u0431\u043E \u0440\u043E\u0437\u0440\u043E\u0431\u043D\u0438\u043A\u043E\u043C \u043F\u0456\u0441\u043B\u044F \u0432\u0438\u0433\u043E\u0442\u043E\u0432\u043B\u0435\u043D\u043D\u044F; \u0437\u0432\u0456\u0434\u0441\u0438 \u043D\u0430\u0437\u0432\u0430: \u00AB\u043F\u0440\u043E\u0433\u0440\u0430\u043C\u0443\u0454\u0442\u044C\u0441\u044F \u043A\u043E\u0440\u0438\u0441\u0442\u0443\u0432\u0430\u0447\u0435\u043C\u00BB. \u041F\u041A\u0412\u041C \u043F\u0440\u043E\u0433\u0440\u0430\u043C\u0443\u044E\u0442\u044C\u0441\u044F \u0448\u043B\u044F\u0445\u043E\u043C \u0437\u043C\u0456\u043D\u0438 \u043B\u043E\u0433\u0456\u043A\u0438 \u0440\u043E\u0431\u043E\u0442\u0438 \u043F\u0440\u0438\u043D\u0446\u0438\u043F\u043E\u0432\u043E\u0457 \u0441\u0445\u0435\u043C\u0438, \u043D\u0430\u043F\u0440\u0438\u043A\u043B\u0430\u0434, \u0437\u0430 \u0434\u043E\u043F\u043E\u043C\u043E\u0433\u043E\u044E \u0432\u0438\u0445\u0456\u0434\u043D\u043E\u0433\u043E \u043A\u043E\u0434\u0443 \u043C\u043E\u0432\u043E\u044E \u043F\u0440\u043E\u0435\u043A\u0442\u0443\u0432\u0430\u043D\u043D\u044F (\u0442\u0438\u043F\u0443 VHDL), \u043D\u0430 \u044F\u043A\u043E\u043C\u0443 \u043C\u043E\u0436\u043D\u0430 \u043E\u043F\u0438\u0441\u0430\u0442\u0438 \u0446\u044E \u043B\u043E\u0433\u0456\u043A\u0443 \u0440\u043E\u0431\u043E\u0442\u0438 \u043C\u0456\u043A\u0440\u043E\u0441\u0445\u0435\u043C\u0438. \u041F\u041A\u0412\u041C \u0454 \u043E\u0434\u043D\u0456\u0454\u044E \u0437 \u0430\u0440\u0445\u0456\u0442\u0435\u043A\u0442\u0443\u0440\u043D\u0438\u0445 \u0440\u0456\u0437\u043D\u043E\u0432\u0438\u0434\u0456\u0432 \u043F\u0440\u043E\u0433\u0440\u0430\u043C\u043E\u0432\u0430\u043D\u0438\u0445 \u043B\u043E\u0433\u0456\u0447\u043D\u0438\u0445 \u0456\u043D\u0442\u0435\u0433\u0440\u0430\u043B\u044C\u043D\u0438\u0445 \u0441\u0445\u0435\u043C (\u041F\u041B\u0406\u0421). \u041F\u041A\u0412\u041C \u043C\u043E\u0436\u0443\u0442\u044C \u0431\u0443\u0442\u0438 \u043C\u043E\u0434\u0438\u0444\u0456\u043A\u043E\u0432\u0430\u043D\u0456 \u043F\u0440\u0430\u043A\u0442\u0438\u0447\u043D\u043E \u0432 \u0431\u0443\u0434\u044C-\u044F\u043A\u0438\u0439 \u043C\u043E\u043C\u0435\u043D\u0442 \u0443 \u043F\u0440\u043E\u0446\u0435\u0441\u0456 \u0457\u0445 \u0432\u0438\u043A\u043E\u0440\u0438\u0441\u0442\u0430\u043D\u043D\u044F. \u0412\u043E\u043D\u0438 \u0441\u043A\u043B\u0430\u0434\u0430\u044E\u0442\u044C\u0441\u044F \u0437 \u043A\u043E\u043D\u0444\u0456\u0433\u0443\u0440\u043E\u0432\u0430\u043D\u0438\u0445 \u043B\u043E\u0433\u0456\u0447\u043D\u0438\u0445 \u0431\u043B\u043E\u043A\u0456\u0432, \u043F\u043E\u0434\u0456\u0431\u043D\u0438\u0445 \u043F\u0435\u0440\u0435\u043C\u0438\u043A\u0430\u0447\u0430\u043C \u0437 \u043C\u043D\u043E\u0436\u0438\u043D\u043E\u044E \u0432\u0445\u043E\u0434\u0456\u0432 \u0456 \u043E\u0434\u043D\u0438\u043C \u0432\u0438\u0445\u043E\u0434\u043E\u043C (\u043B\u043E\u0433\u0456\u0447\u043D\u0456 \u0432\u0435\u043D\u0442\u0438\u043B\u0456 \u0430\u0431\u043E gates). \u0423 \u0446\u0438\u0444\u0440\u043E\u0432\u0438\u0445 \u0441\u0445\u0435\u043C\u0430\u0445 \u0442\u0430\u043A\u0456 \u043F\u0435\u0440\u0435\u043C\u0438\u043A\u0430\u0447\u0456 \u0440\u0435\u0430\u043B\u0456\u0437\u0443\u044E\u0442\u044C \u0431\u0430\u0437\u043E\u0432\u0456 \u0432\u0438\u043A\u043E\u043D\u0430\u0432\u0447\u0456 \u043E\u043F\u0435\u0440\u0430\u0446\u0456\u0457 AND, NAND, OR, NOR \u0456 XOR. \u0423 \u0431\u0456\u043B\u044C\u0448\u043E\u0441\u0442\u0456 \u0441\u0443\u0447\u0430\u0441\u043D\u0438\u0445 \u043C\u0456\u043A\u0440\u043E\u043F\u0440\u043E\u0446\u0435\u0441\u043E\u0440\u0456\u0432 \u0444\u0443\u043D\u043A\u0446\u0456\u0457 \u043B\u043E\u0433\u0456\u0447\u043D\u0438\u0445 \u0431\u043B\u043E\u043A\u0456\u0432 \u0444\u0456\u043A\u0441\u043E\u0432\u0430\u043D\u0456 \u0456 \u043D\u0435 \u043C\u043E\u0436\u0443\u0442\u044C \u043C\u043E\u0434\u0438\u0444\u0456\u043A\u0443\u0432\u0430\u0442\u0438\u0441\u044F. \u041F\u0440\u0438\u043D\u0446\u0438\u043F\u043E\u0432\u0430 \u0432\u0456\u0434\u043C\u0456\u043D\u043D\u0456\u0441\u0442\u044C \u041F\u041A\u0412\u041C \u043F\u043E\u043B\u044F\u0433\u0430\u0454 \u0432 \u0442\u043E\u043C\u0443, \u0449\u043E \u0456 \u0444\u0443\u043D\u043A\u0446\u0456\u0457 \u0431\u043B\u043E\u043A\u0456\u0432, \u0456 \u043A\u043E\u043D\u0444\u0456\u0433\u0443\u0440\u0430\u0446\u0456\u044F \u0437'\u0454\u0434\u043D\u0430\u043D\u044C \u043C\u0456\u0436 \u043D\u0438\u043C\u0438 \u043C\u043E\u0436\u0443\u0442\u044C \u0437\u043C\u0456\u043D\u044E\u0432\u0430\u0442\u0438\u0441\u044F \u0437\u0430 \u0434\u043E\u043F\u043E\u043C\u043E\u0433\u043E\u044E \u0441\u043F\u0435\u0446\u0456\u0430\u043B\u044C\u043D\u0438\u0445 \u0441\u0438\u0433\u043D\u0430\u043B\u0456\u0432, \u0449\u043E \u043F\u043E\u0441\u0438\u043B\u0430\u044E\u0442\u044C\u0441\u044F \u0441\u0445\u0435\u043C\u043E\u044E. \u0423 \u0434\u0435\u044F\u043A\u0438\u0445 \u0441\u043F\u0435\u0446\u0456\u0430\u043B\u0456\u0437\u043E\u0432\u0430\u043D\u0438\u0445 \u0456\u043D\u0442\u0435\u0433\u0440\u0430\u043B\u044C\u043D\u0438\u0445 \u0441\u0445\u0435\u043C\u0430\u0445 (ASIC) \u0432\u0438\u043A\u043E\u0440\u0438\u0441\u0442\u043E\u0432\u0443\u044E\u0442\u044C\u0441\u044F \u043B\u043E\u0433\u0456\u0447\u043D\u0456 \u043C\u0430\u0442\u0440\u0438\u0446\u0456, \u0430\u043D\u0430\u043B\u043E\u0433\u0456\u0447\u043D\u0456 \u041F\u041A\u0412\u041C \u0437\u0430 \u0441\u0442\u0440\u0443\u043A\u0442\u0443\u0440\u043E\u044E, \u043E\u0434\u043D\u0430\u043A \u0432\u043E\u043D\u0438 \u043A\u043E\u043D\u0444\u0456\u0433\u0443\u0440\u0443\u044E\u0442\u044C\u0441\u044F \u043E\u0434\u0438\u043D \u0440\u0430\u0437 \u0432 \u043F\u0440\u043E\u0446\u0435\u0441\u0456 \u0432\u0438\u0440\u043E\u0431\u043D\u0438\u0446\u0442\u0432\u0430, \u0443 \u0442\u043E\u0439 \u0447\u0430\u0441 \u044F\u043A \u041F\u041A\u0412\u041C \u043C\u043E\u0436\u0443\u0442\u044C \u043F\u043E\u0441\u0442\u0456\u0439\u043D\u043E \u043F\u0435\u0440\u0435\u043F\u0440\u043E\u0433\u0440\u0430\u043C\u0443\u0432\u0430\u0442\u0438 \u0456 \u043C\u0456\u043D\u044F\u0442\u0438 \u0442\u043E\u043F\u043E\u043B\u043E\u0433\u0456\u044E \u0437'\u0454\u0434\u043D\u0430\u043D\u044C \u0432 \u043F\u0440\u043E\u0446\u0435\u0441\u0456 \u0432\u0438\u043A\u043E\u0440\u0438\u0441\u0442\u0430\u043D\u043D\u044F. \u041E\u0434\u043D\u0430\u043A, \u0442\u0430\u043A\u0430 \u0433\u043D\u0443\u0447\u043A\u0456\u0441\u0442\u044C \u0432\u0438\u043C\u0430\u0433\u0430\u0454 \u0456\u0441\u0442\u043E\u0442\u043D\u043E\u0433\u043E \u0437\u0431\u0456\u043B\u044C\u0448\u0435\u043D\u043D\u044F \u043A\u0456\u043B\u044C\u043A\u043E\u0441\u0442\u0456 \u0442\u0440\u0430\u043D\u0437\u0438\u0441\u0442\u043E\u0440\u0456\u0432 \u043C\u0456\u043A\u0440\u043E\u0441\u0445\u0435\u043C\u0438."@uk . . . . "\u041F\u0440\u043E\u0433\u0440\u0430\u043C\u043E\u0432\u0430\u043D\u0430 \u043A\u043E\u0440\u0438\u0441\u0442\u0443\u0432\u0430\u0447\u0435\u043C \u0432\u0435\u043D\u0442\u0438\u043B\u044C\u043D\u0430 \u043C\u0430\u0442\u0440\u0438\u0446\u044F, \u041F\u041A\u0412\u041C (\u0430\u043D\u0433\u043B. Field-Programmable Gate Array, FPGA) \u2014 \u043D\u0430\u043F\u0456\u0432\u043F\u0440\u043E\u0432\u0456\u0434\u043D\u0438\u043A\u043E\u0432\u0438\u0439 \u043F\u0440\u0438\u0441\u0442\u0440\u0456\u0439, \u0449\u043E \u043C\u043E\u0436\u0435 \u0431\u0443\u0442\u0438 \u043D\u0430\u043B\u0430\u0448\u0442\u043E\u0432\u0430\u043D\u0438\u0439 \u0432\u0438\u0440\u043E\u0431\u043D\u0438\u043A\u043E\u043C \u0430\u0431\u043E \u0440\u043E\u0437\u0440\u043E\u0431\u043D\u0438\u043A\u043E\u043C \u043F\u0456\u0441\u043B\u044F \u0432\u0438\u0433\u043E\u0442\u043E\u0432\u043B\u0435\u043D\u043D\u044F; \u0437\u0432\u0456\u0434\u0441\u0438 \u043D\u0430\u0437\u0432\u0430: \u00AB\u043F\u0440\u043E\u0433\u0440\u0430\u043C\u0443\u0454\u0442\u044C\u0441\u044F \u043A\u043E\u0440\u0438\u0441\u0442\u0443\u0432\u0430\u0447\u0435\u043C\u00BB. \u041F\u041A\u0412\u041C \u043F\u0440\u043E\u0433\u0440\u0430\u043C\u0443\u044E\u0442\u044C\u0441\u044F \u0448\u043B\u044F\u0445\u043E\u043C \u0437\u043C\u0456\u043D\u0438 \u043B\u043E\u0433\u0456\u043A\u0438 \u0440\u043E\u0431\u043E\u0442\u0438 \u043F\u0440\u0438\u043D\u0446\u0438\u043F\u043E\u0432\u043E\u0457 \u0441\u0445\u0435\u043C\u0438, \u043D\u0430\u043F\u0440\u0438\u043A\u043B\u0430\u0434, \u0437\u0430 \u0434\u043E\u043F\u043E\u043C\u043E\u0433\u043E\u044E \u0432\u0438\u0445\u0456\u0434\u043D\u043E\u0433\u043E \u043A\u043E\u0434\u0443 \u043C\u043E\u0432\u043E\u044E \u043F\u0440\u043E\u0435\u043A\u0442\u0443\u0432\u0430\u043D\u043D\u044F (\u0442\u0438\u043F\u0443 VHDL), \u043D\u0430 \u044F\u043A\u043E\u043C\u0443 \u043C\u043E\u0436\u043D\u0430 \u043E\u043F\u0438\u0441\u0430\u0442\u0438 \u0446\u044E \u043B\u043E\u0433\u0456\u043A\u0443 \u0440\u043E\u0431\u043E\u0442\u0438 \u043C\u0456\u043A\u0440\u043E\u0441\u0445\u0435\u043C\u0438. \u041F\u041A\u0412\u041C \u0454 \u043E\u0434\u043D\u0456\u0454\u044E \u0437 \u0430\u0440\u0445\u0456\u0442\u0435\u043A\u0442\u0443\u0440\u043D\u0438\u0445 \u0440\u0456\u0437\u043D\u043E\u0432\u0438\u0434\u0456\u0432 \u043F\u0440\u043E\u0433\u0440\u0430\u043C\u043E\u0432\u0430\u043D\u0438\u0445 \u043B\u043E\u0433\u0456\u0447\u043D\u0438\u0445 \u0456\u043D\u0442\u0435\u0433\u0440\u0430\u043B\u044C\u043D\u0438\u0445 \u0441\u0445\u0435\u043C (\u041F\u041B\u0406\u0421)."@uk . "Field Programmable Gate Array"@it . . . . . "A field-programmable gate array (FPGA) is an integrated circuit designed to be configured by a customer or a designer after manufacturing \u2013 hence the term field-programmable. The FPGA configuration is generally specified using a hardware description language (HDL), similar to that used for an application-specific integrated circuit (ASIC). Circuit diagrams were previously used to specify the configuration, but this is increasingly rare due to the advent of electronic design automation tools. FPGAs contain an array of programmable logic blocks, and a hierarchy of reconfigurable interconnects allowing blocks to be wired together. Logic blocks can be configured to perform complex combinational functions, or act as simple logic gates like AND and XOR. In most FPGAs, logic blocks also include memory elements, which may be simple flip-flops or more complete blocks of memory. Many FPGAs can be reprogrammed to implement different logic functions, allowing flexible reconfigurable computing as performed in computer software. FPGAs have a remarkable role in embedded system development due to their capability to start system software development simultaneously with hardware, enable system performance simulations at a very early phase of the development, and allow various system trials and design iterations before finalizing the system architecture."@en . . . . . . . . "Field-programmable gate array"@es . "Ein FPGA (Akronym f\u00FCr Field Programmable Gate Array) ist ein integrierter Schaltkreis (IC) der Digitaltechnik, in welchen eine logische Schaltung geladen werden kann. Die Bezeichnung kann \u00FCbersetzt werden als im Feld (also vor Ort, beim Kunden) programmierbare (Logik-)Gatter-Anordnung. FPGAs stellen eine Weiterentwicklung der PLDs dar und kommen in vielen Gebieten der digitalen Elektronik zum Einsatz."@de . . . . . . . . . . . . "53009"^^ . . "Field-Programmable Gate Array (f\u00F6rkortat FPGA, vilket kan \u00F6vers\u00E4ttas med 'p\u00E5-plats-programmerbar grindmatris'), \u00E4r en integrerad krets som anv\u00E4nds inom digitalteknik, vars fysiska funktion kan \u00E4ndras genom att ny programmering \u00F6vers\u00E4nds genom anslutning av en enkel kabel. Kretsens funktionsbeskrivning kan laddas in direkt via en datal\u00E4nk (JTAG) till en dator eller fr\u00E5n minnen som till exempel RAM, ROM eller flashminne. N\u00E4r kretsen blir sp\u00E4nningssatt kan valfri funktion laddas in, eller laddas om senare med en ny funktionsbeskrivning s\u00E5 ofta som \u00F6nskas. Vissa FPGA-kretsar fr\u00E5n f\u00F6retag som till exempel Xilinx och \u00E4r utrustade med icke-flyktigt datorminne varifr\u00E5n funktionsbeskrivningen laddas vid sp\u00E4nningsp\u00E5slag, och d\u00E4rmed beh\u00E5ller konfigurationen \u00E4ven efter f\u00F6rlust av elektrisk sp\u00E4nning."@sv . . . . . . "gUsHwi4M4xE"@en . . "\u0645\u0635\u0641\u0648\u0641\u0629 \u0627\u0644\u0628\u0648\u0627\u0628\u0627\u062A \u0627\u0644\u0645\u0646\u0637\u0642\u064A\u0629 \u0627\u0644\u0642\u0627\u0628\u0644\u0629 \u0644\u0644\u0628\u0631\u0645\u062C\u0629 (\u0628\u0627\u0644\u0625\u0646\u062C\u0644\u064A\u0632\u064A\u0629: (Field Programmable Gate Array (FPGA)\u200F \u0647\u064A \u062F\u0627\u0626\u0631\u0629 \u0645\u062A\u0643\u0627\u0645\u0644\u0629 \u0635\u0645\u0645\u062A \u0644\u064A\u062A\u0645 \u0628\u0648\u0627\u0633\u0637\u062A\u0647\u0627 \u062A\u0639\u062F\u064A\u0644 \u0623\u0648 \u062A\u0635\u0645\u064A\u0645 \u0623\u0646\u0638\u0645\u0629 \u0645\u062A\u0643\u0627\u0645\u0644\u0629 \u062D\u062A\u0649 \u0628\u0639\u062F \u0639\u0645\u0644\u064A\u0629 \u0627\u0644\u062A\u0635\u0646\u064A\u0639 \u062F\u0648\u0646 \u0627\u0644\u062D\u0627\u062C\u0629 \u0644\u0625\u0639\u0627\u062F\u0629 \u062A\u062C\u0645\u064A\u0639 \u0627\u0644\u0646\u0638\u0627\u0645 \u0623\u0648 \u0627\u0644\u0645\u0646\u062A\u062C\u060C \u0644\u0630\u0644\u0643 \u0623\u062E\u0630\u062A \u0627\u0644\u062A\u0633\u0645\u064A\u0629 \u0627\u0644\u0642\u0627\u0628\u0644\u0629 \u0644\u0644\u0628\u0631\u0645\u062C\u0629 \u0641\u064A \u0627\u0644\u0645\u064A\u062F\u0627\u0646 \u0623\u0648 Field-Programmable. \u0628\u0634\u0643\u0644 \u0639\u0627\u0645 \u064A\u062A\u0645 \u0627\u0644\u062A\u0635\u0645\u064A\u0645 \u0641\u064A \u0627\u0644\u0640 FPGA \u0628\u0627\u0633\u062A\u062E\u062F\u0627\u0645 \u0645\u0627 \u064A\u0633\u0645\u0649 \u0628\u0644\u063A\u0629 \u0648\u0635\u0641 \u0627\u0644\u0639\u062A\u0627\u062F Hardware Description Language \u0648\u0647\u064A \u0645\u0634\u0627\u0628\u0647\u0629 \u062C\u062F\u0627\u064B \u0644\u062A\u0644\u0643 \u0627\u0644\u062A\u064A \u064A\u062A\u0645 \u0627\u0633\u062A\u062E\u062F\u0627\u0645\u0647\u0627 \u0641\u064A \u062A\u0635\u0645\u064A\u0645 \u0627\u0644\u062F\u0648\u0627\u0626\u0631 \u0627\u0644\u0645\u062A\u0643\u0627\u0645\u0644\u0629 \u0630\u0627\u062A \u0627\u0644\u062A\u0637\u0628\u064A\u0642 \u0627\u0644\u0645\u062D\u062F\u062F (Application-Specific Integrated Circuit) \u0623\u0648 ASIC \u0648\u0647\u064A \u062F\u0648\u0627\u0626\u0631 \u0645\u062A\u0643\u0627\u0645\u0644\u0629 \u0635\u0645\u0645\u062A \u0644\u063A\u0631\u0636 \u0645\u0639\u064A\u0646 \u0648\u0644\u0627 \u064A\u0645\u0643\u0646 \u0627\u0633\u062A\u062E\u062F\u0627\u0645\u0647\u0627 \u0625\u0644\u0627 \u0644\u0644\u062A\u0637\u0628\u064A\u0642 \u0627\u0644\u0630\u064A \u0635\u0645\u0645\u062A \u0645\u0646 \u0623\u062C\u0644\u0647 \u0645\u062B\u0644 \u062F\u0648\u0627\u0626\u0631 \u062A\u0631\u0645\u064A\u0632 \u0627\u0644\u0635\u0648\u062A \u0648\u0627\u0644\u0635\u0648\u0631\u0629\u060C \u0623\u0648 \u062F\u0648\u0627\u0626\u0631 \u0627\u0644\u062A\u062D\u0648\u064A\u0644 \u0627\u0644\u062A\u0646\u0627\u0638\u0631\u064A-\u0627\u0644\u0631\u0642\u0645\u064A (ADC). \u062A\u062D\u062A\u0648\u064A \u0634\u0631\u0627\u0626\u062D \u0627\u0644\u0640 FPGA \u0639\u0644\u0649 \u0645\u062C\u0645\u0648\u0639\u0629 \u0645\u0646 \u0627\u0644\u0648\u062D\u062F\u0627\u062A \u0627\u0644\u0645\u0646\u0637\u0642\u064A\u0629 \u0627\u0644\u0645\u0628\u0631\u0645\u062C\u0629 (Configurable Logic Blocks)\u060C \u0628\u0627\u0644\u0625\u0636\u0627\u0641\u0629 \u0625\u0644\u0649 \u062A\u0633\u0644\u0633\u0644 \u0647\u0631\u0645\u064A \u0645\u0646 \u0627\u0644\u062A\u0648\u0635\u064A\u0644\u0627\u062A \u0641\u064A\u0645\u0627 \u0628\u064A\u0646\u0647\u0627\u060C \u0628\u062D\u064A\u062B \u064A\u062A\u0645 \u062A\u0648\u0635\u064A\u0644 \u0647\u0630\u0647 \u0627\u0644\u0648\u062D\u062F\u0627\u062A \u0628\u062D\u0633\u0628 \u0645\u0627 \u064A\u062A\u0637\u0644\u0628 \u0627\u0644\u062A\u0635\u0645\u064A\u0645. \u0647\u0630\u0647 \u0627\u0644\u0648\u062D\u062F\u0627\u062A \u0627\u0644\u0645\u0646\u0637\u0642\u064A\u0629 \u064A\u0645\u0643\u0646 \u0631\u0628\u0637\u062A\u0647\u0627 \u0648\u0628\u0631\u0645\u062C\u062A\u0647\u0627 \u0644\u0625\u0646\u0634\u0627\u0621 \u0628\u0648\u0627\u0628\u0627\u062A \u0645\u0646\u0637\u0642\u064A\u0629 \u0623\u0633\u0627\u0633\u064A\u0629 \u0645\u062B\u0644 \u0627\u0644\u0640 AND \u0648 XOR \u0625\u0644\u0649 \u062A\u0646\u0641\u064A\u0630 \u0645\u0647\u0627\u0645 \u0645\u0639\u0642\u062F\u0629 \u0641\u064A \u0627\u0644\u0645\u0646\u0637\u0642 \u0627\u0644\u0645\u062F\u0645\u062C (Combinational Logic)\u060C \u0623\u0648 \u064A\u0645\u0643\u0646 \u0627\u0633\u062A\u062E\u062F\u0627\u0645 \u0639\u0646\u0627\u0635\u0631 \u0627\u0644\u0630\u0627\u0643\u0631\u0629 \u0627\u0644\u0645\u0648\u062C\u0648\u062F\u0629 \u0641\u064A \u0645\u0639\u0638\u0645 \u0623\u0646\u0648\u0627\u0639 \u0627\u0644\u0640 FPGA \u0645\u0646 \u0639\u0646\u0627\u0635\u0631 Flip-Flop \u0623\u0633\u0627\u0633\u064A\u0629 \u0625\u0644\u0649 \u0648\u062D\u062F\u0627\u062A \u0630\u0627\u0643\u0631\u0629 \u0645\u062A\u0643\u0627\u0645\u0644\u0629 \u0644\u062A\u0643\u0648\u064A\u0646 \u0623\u0646\u0638\u0645\u0629 \u0645\u0639\u0642\u062F\u0629 \u0641\u064A \u0627\u0644\u0645\u0646\u0637\u0642 \u0627\u0644\u062A\u062A\u0627\u0628\u0639\u064A (Sequential Logic)."@ar . . . . "\u73FE\u5834\u53EF\u7A0B\u5F0F\u5316\u908F\u8F2F\u9598\u9663\u5217\uFF08\u82F1\u8A9E\uFF1AField Programmable Gate Array\uFF0C\u7E2E\u5BEB\u70BAFPGA\uFF09\uFF0C\u5B83\u4EE5PAL\u3001GAL\u3001CPLD\u7B49\u53EF\u7F16\u7A0B\u903B\u8F91\u5668\u4EF6\u70BA\u6280\u8853\u57FA\u790E\u767C\u5C55\u800C\u6210\u3002\u4F5C\u70BA\u7279\u6B8A\u5E94\u7528\u96C6\u6210\u7535\u8DEF\u4E2D\u7684\u4E00\u79CD\u534A\u5B9A\u5236\u7535\u8DEF\uFF0C\u5B83\u65E2\u5F4C\u88DC\u5168\u5B9A\u5236\u96FB\u8DEF\u4E0D\u8DB3\uFF0C\u53C8\u514B\u670D\u539F\u6709\u53EF\u7F16\u7A0B\u903B\u8F91\u63A7\u5236\u5668\u908F\u8F2F\u9598\u6578\u6709\u9650\u7684\u7F3A\u9EDE\u3002"@zh . . . . . "December 2018"@en . . . . . . . . . . "\u0645\u0635\u0641\u0648\u0641\u0629 \u0627\u0644\u0628\u0648\u0627\u0628\u0627\u062A \u0627\u0644\u0645\u0646\u0637\u0642\u064A\u0629 \u0627\u0644\u0642\u0627\u0628\u0644\u0629 \u0644\u0644\u0628\u0631\u0645\u062C\u0629 (\u0628\u0627\u0644\u0625\u0646\u062C\u0644\u064A\u0632\u064A\u0629: (Field Programmable Gate Array (FPGA)\u200F \u0647\u064A \u062F\u0627\u0626\u0631\u0629 \u0645\u062A\u0643\u0627\u0645\u0644\u0629 \u0635\u0645\u0645\u062A \u0644\u064A\u062A\u0645 \u0628\u0648\u0627\u0633\u0637\u062A\u0647\u0627 \u062A\u0639\u062F\u064A\u0644 \u0623\u0648 \u062A\u0635\u0645\u064A\u0645 \u0623\u0646\u0638\u0645\u0629 \u0645\u062A\u0643\u0627\u0645\u0644\u0629 \u062D\u062A\u0649 \u0628\u0639\u062F \u0639\u0645\u0644\u064A\u0629 \u0627\u0644\u062A\u0635\u0646\u064A\u0639 \u062F\u0648\u0646 \u0627\u0644\u062D\u0627\u062C\u0629 \u0644\u0625\u0639\u0627\u062F\u0629 \u062A\u062C\u0645\u064A\u0639 \u0627\u0644\u0646\u0638\u0627\u0645 \u0623\u0648 \u0627\u0644\u0645\u0646\u062A\u062C\u060C \u0644\u0630\u0644\u0643 \u0623\u062E\u0630\u062A \u0627\u0644\u062A\u0633\u0645\u064A\u0629 \u0627\u0644\u0642\u0627\u0628\u0644\u0629 \u0644\u0644\u0628\u0631\u0645\u062C\u0629 \u0641\u064A \u0627\u0644\u0645\u064A\u062F\u0627\u0646 \u0623\u0648 Field-Programmable. \u0628\u0634\u0643\u0644 \u0639\u0627\u0645 \u064A\u062A\u0645 \u0627\u0644\u062A\u0635\u0645\u064A\u0645 \u0641\u064A \u0627\u0644\u0640 FPGA \u0628\u0627\u0633\u062A\u062E\u062F\u0627\u0645 \u0645\u0627 \u064A\u0633\u0645\u0649 \u0628\u0644\u063A\u0629 \u0648\u0635\u0641 \u0627\u0644\u0639\u062A\u0627\u062F Hardware Description Language \u0648\u0647\u064A \u0645\u0634\u0627\u0628\u0647\u0629 \u062C\u062F\u0627\u064B \u0644\u062A\u0644\u0643 \u0627\u0644\u062A\u064A \u064A\u062A\u0645 \u0627\u0633\u062A\u062E\u062F\u0627\u0645\u0647\u0627 \u0641\u064A \u062A\u0635\u0645\u064A\u0645 \u0627\u0644\u062F\u0648\u0627\u0626\u0631 \u0627\u0644\u0645\u062A\u0643\u0627\u0645\u0644\u0629 \u0630\u0627\u062A \u0627\u0644\u062A\u0637\u0628\u064A\u0642 \u0627\u0644\u0645\u062D\u062F\u062F (Application-Specific Integrated Circuit) \u0623\u0648 ASIC \u0648\u0647\u064A \u062F\u0648\u0627\u0626\u0631 \u0645\u062A\u0643\u0627\u0645\u0644\u0629 \u0635\u0645\u0645\u062A \u0644\u063A\u0631\u0636 \u0645\u0639\u064A\u0646 \u0648\u0644\u0627 \u064A\u0645\u0643\u0646 \u0627\u0633\u062A\u062E\u062F\u0627\u0645\u0647\u0627 \u0625\u0644\u0627 \u0644\u0644\u062A\u0637\u0628\u064A\u0642 \u0627\u0644\u0630\u064A \u0635\u0645\u0645\u062A \u0645\u0646 \u0623\u062C\u0644\u0647 \u0645\u062B\u0644 \u062F\u0648\u0627\u0626\u0631 \u062A\u0631\u0645\u064A\u0632 \u0627\u0644\u0635\u0648\u062A \u0648\u0627\u0644\u0635\u0648\u0631\u0629\u060C \u0623\u0648 \u062F\u0648\u0627\u0626\u0631 \u0627\u0644\u062A\u062D\u0648\u064A\u0644 \u0627\u0644\u062A\u0646\u0627\u0638\u0631\u064A-\u0627\u0644\u0631\u0642\u0645\u064A (ADC)."@ar . . . "Programovateln\u00E1 hradlov\u00E1 pole (FPGA, anglicky Field Programmable Gate Array) je v elektronice typ logick\u00E9ho integrovan\u00E9ho obvodu, kter\u00FD je vyroben tak, aby mohl b\u00FDt naprogramov\u00E1n a\u017E u z\u00E1kazn\u00EDka. Obsahuje pole programovateln\u00FDch logick\u00FDch obvod\u016F (PLD), logick\u00FDch blok\u016F, umo\u017E\u0148uje je navz\u00E1jem propojit a t\u00EDm vytvo\u0159it tak\u0159ka libovoln\u00E9 \u010D\u00EDslicov\u00E9 za\u0159\u00EDzen\u00ED (nap\u0159\u00EDklad mikroprocesor, \u0159\u00EDdic\u00ED obvod s\u00ED\u0165ov\u00E9 karty a podobn\u011B). T\u00EDm se odli\u0161uje od z\u00E1kaznick\u00FDch integrovan\u00FDch obvod\u016F (ASIC), jejich\u017E funkce je d\u00E1na ji\u017E p\u0159i v\u00FDrob\u011B."@cs . . . . . "Arranjo de porta program\u00E1vel em campo"@pt . . . . . . . . . . . . . . . . . . . . "Field-programmable gate array"@sv . . . . . "Una matriu de portes programable in situ (FPGA, sigles angleses de Field-Programmable Gate Array) \u00E9s un dispositiu semiconductor que cont\u00E9 blocs de l\u00F2gica la interconnexi\u00F3 i funcionalitat dels quals pot ser configurada 'in situ' mitjan\u00E7ant un llenguatge de programaci\u00F3 especialitzat. La l\u00F2gica programable pot reproduir des de funcions tan senzilles com les que realitza una porta l\u00F2gica fins a sistemes complexos en un xip. Hist\u00F2ricament les FPGAs sorgeixen com una evoluci\u00F3 dels conceptes desenvolupats en les PLAs i els CPLD."@ca . "Una matriz de puertas l\u00F3gicas programable en campo\u200B\u200B o FPGA (del ingl\u00E9s field-programmable gate array), es un dispositivo programable que contiene bloques de l\u00F3gica cuya interconexi\u00F3n y funcionalidad puede ser configurada en el momento, mediante un especializado. La l\u00F3gica programable puede reproducir desde funciones tan sencillas como las llevadas a cabo por una puerta l\u00F3gica o un sistema combinacional hasta complejos sistemas en un chip. Las FPGA se utilizan en aplicaciones similares a los ASIC sin embargo son m\u00E1s lentas, tienen un mayor consumo de energ\u00EDa y no pueden abarcar sistemas tan complejos como ellos. A pesar de esto, las FPGA tienen las ventajas de ser reprogramables (lo que a\u00F1ade una enorme flexibilidad al flujo de dise\u00F1o), sus costes de desarrollo y adquisici\u00F3n son mucho menores para peque\u00F1as cantidades de dispositivos y el tiempo de desarrollo es tambi\u00E9n menor. Ciertos fabricantes cuentan con FPGA que solo se pueden programar una vez, por lo que sus ventajas e inconvenientes se encuentran a medio camino entre los ASIC y las FPGA.Hist\u00F3ricamente las FPGA surgen como una evoluci\u00F3n de los conceptos desarrollados en las PAL y los CPLD."@es . . . . "\u041F\u0440\u043E\u0433\u0440\u0430\u043C\u043C\u0438\u0301\u0440\u0443\u0435\u043C\u0430\u044F \u043F\u043E\u0301\u043B\u044C\u0437\u043E\u0432\u0430\u0442\u0435\u043B\u0435\u043C \u0432\u0435\u0301\u043D\u0442\u0438\u043B\u044C\u043D\u0430\u044F \u043C\u0430\u0301\u0442\u0440\u0438\u0446\u0430 (\u041F\u041F\u0412\u041C, \u0430\u043D\u0433\u043B. field-programmable gate array, FPGA) \u2014 \u043F\u043E\u043B\u0443\u043F\u0440\u043E\u0432\u043E\u0434\u043D\u0438\u043A\u043E\u0432\u043E\u0435 \u0443\u0441\u0442\u0440\u043E\u0439\u0441\u0442\u0432\u043E, \u043A\u043E\u0442\u043E\u0440\u043E\u0435 \u043C\u043E\u0436\u0435\u0442 \u0431\u044B\u0442\u044C \u0441\u043A\u043E\u043D\u0444\u0438\u0433\u0443\u0440\u0438\u0440\u043E\u0432\u0430\u043D\u043E \u043F\u0440\u043E\u0438\u0437\u0432\u043E\u0434\u0438\u0442\u0435\u043B\u0435\u043C \u0438\u043B\u0438 \u0440\u0430\u0437\u0440\u0430\u0431\u043E\u0442\u0447\u0438\u043A\u043E\u043C \u043F\u043E\u0441\u043B\u0435 \u0438\u0437\u0433\u043E\u0442\u043E\u0432\u043B\u0435\u043D\u0438\u044F; \u043D\u0430\u0438\u0431\u043E\u043B\u0435\u0435 \u0441\u043B\u043E\u0436\u043D\u0430\u044F \u043F\u043E \u043E\u0440\u0433\u0430\u043D\u0438\u0437\u0430\u0446\u0438\u0438 \u0440\u0430\u0437\u043D\u043E\u0432\u0438\u0434\u043D\u043E\u0441\u0442\u044C \u043F\u0440\u043E\u0433\u0440\u0430\u043C\u043C\u0438\u0440\u0443\u0435\u043C\u044B\u0445 \u043B\u043E\u0433\u0438\u0447\u0435\u0441\u043A\u0438\u0445 \u0438\u043D\u0442\u0435\u0433\u0440\u0430\u043B\u044C\u043D\u044B\u0445 \u0441\u0445\u0435\u043C."@ru . . . . . . . . "Ein FPGA (Akronym f\u00FCr Field Programmable Gate Array) ist ein integrierter Schaltkreis (IC) der Digitaltechnik, in welchen eine logische Schaltung geladen werden kann. Die Bezeichnung kann \u00FCbersetzt werden als im Feld (also vor Ort, beim Kunden) programmierbare (Logik-)Gatter-Anordnung. Anders als bei der Programmierung von Computern, Mikrocontrollern oder Steuerungen bezieht sich hier der Begriff Programmierung nicht nur auf die Vorgabe zeitlicher Abl\u00E4ufe, sondern vor allem auch auf die Definition der gew\u00FCnschten Schaltungsstruktur. Diese wird mittels einer Hardwarebeschreibungssprache formuliert und von einer Erzeugersoftware in eine Konfigurationsdatei \u00FCbersetzt, welche vorgibt, wie die physischen Elemente im FPGA verschaltet werden sollen. Man spricht daher auch von der Konfiguration des FPGA. Ohne diese hat der Baustein keine Funktion. FPGAs stellen eine Weiterentwicklung der PLDs dar und kommen in vielen Gebieten der digitalen Elektronik zum Einsatz."@de . "FPGA\uFF08\u82F1: field-programmable gate array\uFF09\u306F\u3001\u88FD\u9020\u5F8C\u306B\u8CFC\u5165\u8005\u3084\u8A2D\u8A08\u8005\u304C\u69CB\u6210\u3092\u8A2D\u5B9A\u3067\u304D\u308B\u96C6\u7A4D\u56DE\u8DEF\u3067\u3042\u308A\u3001\u5E83\u7FA9\u306B\u306FPLD\uFF08\u30D7\u30ED\u30B0\u30E9\u30DE\u30D6\u30EB\u30ED\u30B8\u30C3\u30AF\u30C7\u30D0\u30A4\u30B9\uFF09\u306E\u4E00\u7A2E\u3067\u3042\u308B\u3002\u73FE\u5834\u3067\u30D7\u30ED\u30B0\u30E9\u30E0\u53EF\u80FD\u306A\u30B2\u30FC\u30C8\u30A2\u30EC\u30A4\u3067\u3042\u308B\u3053\u3068\u304B\u3089\u3001\u3053\u306E\u3088\u3046\u306B\u547C\u3070\u308C\u3066\u3044\u308B\u3002"@ja . "What is an FPGA?"@en . . . . . "Un \"Field Programmable Gate Array\" (solitamente abbreviato in FPGA), in elettronica digitale, \u00E8 un dispositivo logico programmabile ovvero genericamente un dispositivo hardware elettronico formato da un circuito integrato le cui funzionalit\u00E0 logiche di elaborazione sono appositamente programmabili e modificabili tramite opportuni linguaggi di descrizione hardware."@it . "Een field-programmable gate array (FPGA) is een ge\u00EFntegreerde schakeling bestaande uit programmeerbare logische componenten. Deze logische componenten kunnen geprogrammeerd worden als logische functies zoals AND, XOR enzovoorts. Deze functies kunnen bijvoorbeeld decoders of eenvoudige wiskundige functies zijn. In het merendeel van de FPGA's kan men ook logische elementen terugvinden in de logische blokken."@nl . . "Field-programmable gate array"@en . . . "Een field-programmable gate array (FPGA) is een ge\u00EFntegreerde schakeling bestaande uit programmeerbare logische componenten. Deze logische componenten kunnen geprogrammeerd worden als logische functies zoals AND, XOR enzovoorts. Deze functies kunnen bijvoorbeeld decoders of eenvoudige wiskundige functies zijn. In het merendeel van de FPGA's kan men ook logische elementen terugvinden in de logische blokken. FPGA\u2019s zijn ontstaan in de jaren 80. Vanaf toen werden ze veelvuldig toegepast in prototypes en producten. Een FPGA is een speciaal soort (PLD). Deze PLD maakt de implementatie mogelijk van courante digitale circuits. De capaciteit van een FPGA is zodanig gegroeid dat tegenwoordig een volledig multi-processorsysteem in \u00E9\u00E9n enkele chip geplaatst kan worden. Voor de implementatie van ontwerpen van digitale circuits die in de FPGA moeten komen, maakt men gebruik van een CAD-programma. Deze CAD-programma\u2019s ondersteunen verschillende methodes om logische schakelingen toe te voegen. Aangezien deze digitale circuits steeds complexer worden zijn hardwarebeschrijvingstalen (HDL's) de enige praktische keuze om zulke systemen te defini\u00EBren. Een HDL is een hogere programmeertaal. Het lagere niveau wordt meestal door CAD voorzien. Hierdoor kan de ontwerper zich middels de HDL volledig toeleggen op het functionele van het ontwerp."@nl . . "10969"^^ . . . "\u041F\u0440\u043E\u0433\u0440\u0430\u043C\u043C\u0438\u0301\u0440\u0443\u0435\u043C\u0430\u044F \u043F\u043E\u0301\u043B\u044C\u0437\u043E\u0432\u0430\u0442\u0435\u043B\u0435\u043C \u0432\u0435\u0301\u043D\u0442\u0438\u043B\u044C\u043D\u0430\u044F \u043C\u0430\u0301\u0442\u0440\u0438\u0446\u0430 (\u041F\u041F\u0412\u041C, \u0430\u043D\u0433\u043B. field-programmable gate array, FPGA) \u2014 \u043F\u043E\u043B\u0443\u043F\u0440\u043E\u0432\u043E\u0434\u043D\u0438\u043A\u043E\u0432\u043E\u0435 \u0443\u0441\u0442\u0440\u043E\u0439\u0441\u0442\u0432\u043E, \u043A\u043E\u0442\u043E\u0440\u043E\u0435 \u043C\u043E\u0436\u0435\u0442 \u0431\u044B\u0442\u044C \u0441\u043A\u043E\u043D\u0444\u0438\u0433\u0443\u0440\u0438\u0440\u043E\u0432\u0430\u043D\u043E \u043F\u0440\u043E\u0438\u0437\u0432\u043E\u0434\u0438\u0442\u0435\u043B\u0435\u043C \u0438\u043B\u0438 \u0440\u0430\u0437\u0440\u0430\u0431\u043E\u0442\u0447\u0438\u043A\u043E\u043C \u043F\u043E\u0441\u043B\u0435 \u0438\u0437\u0433\u043E\u0442\u043E\u0432\u043B\u0435\u043D\u0438\u044F; \u043D\u0430\u0438\u0431\u043E\u043B\u0435\u0435 \u0441\u043B\u043E\u0436\u043D\u0430\u044F \u043F\u043E \u043E\u0440\u0433\u0430\u043D\u0438\u0437\u0430\u0446\u0438\u0438 \u0440\u0430\u0437\u043D\u043E\u0432\u0438\u0434\u043D\u043E\u0441\u0442\u044C \u043F\u0440\u043E\u0433\u0440\u0430\u043C\u043C\u0438\u0440\u0443\u0435\u043C\u044B\u0445 \u043B\u043E\u0433\u0438\u0447\u0435\u0441\u043A\u0438\u0445 \u0438\u043D\u0442\u0435\u0433\u0440\u0430\u043B\u044C\u043D\u044B\u0445 \u0441\u0445\u0435\u043C. \u041F\u0440\u043E\u0433\u0440\u0430\u043C\u043C\u0438\u0440\u0443\u044E\u0442\u0441\u044F \u043F\u0443\u0442\u0451\u043C \u0438\u0437\u043C\u0435\u043D\u0435\u043D\u0438\u044F \u043B\u043E\u0433\u0438\u043A\u0438 \u0440\u0430\u0431\u043E\u0442\u044B \u043F\u0440\u0438\u043D\u0446\u0438\u043F\u0438\u0430\u043B\u044C\u043D\u043E\u0439 \u0441\u0445\u0435\u043C\u044B, \u043D\u0430\u043F\u0440\u0438\u043C\u0435\u0440, \u0441 \u043F\u043E\u043C\u043E\u0449\u044C\u044E \u0438\u0441\u0445\u043E\u0434\u043D\u043E\u0433\u043E \u043A\u043E\u0434\u0430 \u043D\u0430 \u044F\u0437\u044B\u043A\u0435 \u043E\u043F\u0438\u0441\u0430\u043D\u0438\u044F \u0430\u043F\u043F\u0430\u0440\u0430\u0442\u0443\u0440\u044B (\u043D\u0430\u043F\u0440\u0438\u043C\u0435\u0440 Verilog). \u041C\u043E\u0433\u0443\u0442 \u0431\u044B\u0442\u044C \u043C\u043E\u0434\u0438\u0444\u0438\u0446\u0438\u0440\u043E\u0432\u0430\u043D\u044B \u043F\u0440\u0430\u043A\u0442\u0438\u0447\u0435\u0441\u043A\u0438 \u0432 \u043B\u044E\u0431\u043E\u0439 \u043C\u043E\u043C\u0435\u043D\u0442 \u0432 \u043F\u0440\u043E\u0446\u0435\u0441\u0441\u0435 \u0438\u0445 \u0438\u0441\u043F\u043E\u043B\u044C\u0437\u043E\u0432\u0430\u043D\u0438\u044F. C\u043E\u0441\u0442\u043E\u044F\u0442 \u0438\u0437 \u043A\u043E\u043D\u0444\u0438\u0433\u0443\u0440\u0438\u0440\u0443\u0435\u043C\u044B\u0445 \u043B\u043E\u0433\u0438\u0447\u0435\u0441\u043A\u0438\u0445 \u0431\u043B\u043E\u043A\u043E\u0432, \u043F\u043E\u0434\u043E\u0431\u043D\u044B\u0445 \u043F\u0435\u0440\u0435\u043A\u043B\u044E\u0447\u0430\u0442\u0435\u043B\u044F\u043C \u0441 \u043C\u043D\u043E\u0436\u0435\u0441\u0442\u0432\u043E\u043C \u0432\u0445\u043E\u0434\u043E\u0432 \u0438 \u043E\u0434\u043D\u0438\u043C \u0432\u044B\u0445\u043E\u0434\u043E\u043C (\u043B\u043E\u0433\u0438\u0447\u0435\u0441\u043A\u0438\u0435 \u0432\u0435\u043D\u0442\u0438\u043B\u0438, gates). \u0412 \u0446\u0438\u0444\u0440\u043E\u0432\u044B\u0445 \u0441\u0445\u0435\u043C\u0430\u0445 \u0442\u0430\u043A\u0438\u0435 \u043F\u0435\u0440\u0435\u043A\u043B\u044E\u0447\u0430\u0442\u0435\u043B\u0438 \u0440\u0435\u0430\u043B\u0438\u0437\u0443\u044E\u0442 \u0431\u0430\u0437\u043E\u0432\u044B\u0435 \u0434\u0432\u043E\u0438\u0447\u043D\u044B\u0435 \u043E\u043F\u0435\u0440\u0430\u0446\u0438\u0438 AND, NAND, OR, NOR \u0438 XOR. \u041F\u0440\u0438\u043D\u0446\u0438\u043F\u0438\u0430\u043B\u044C\u043D\u043E\u0435 \u043E\u0442\u043B\u0438\u0447\u0438\u0435 \u041F\u041F\u0412\u041C \u0441\u043E\u0441\u0442\u043E\u0438\u0442 \u0432 \u0442\u043E\u043C, \u0447\u0442\u043E \u0438 \u0444\u0443\u043D\u043A\u0446\u0438\u0438 \u0431\u043B\u043E\u043A\u043E\u0432, \u0438 \u043A\u043E\u043D\u0444\u0438\u0433\u0443\u0440\u0430\u0446\u0438\u044F \u0441\u043E\u0435\u0434\u0438\u043D\u0435\u043D\u0438\u0439 \u043C\u0435\u0436\u0434\u0443 \u043D\u0438\u043C\u0438 \u043C\u043E\u0433\u0443\u0442 \u043C\u0435\u043D\u044F\u0442\u044C\u0441\u044F \u0441 \u043F\u043E\u043C\u043E\u0449\u044C\u044E \u0441\u043F\u0435\u0446\u0438\u0430\u043B\u044C\u043D\u044B\u0445 \u0441\u0438\u0433\u043D\u0430\u043B\u043E\u0432, \u043F\u043E\u0441\u044B\u043B\u0430\u0435\u043C\u044B\u0445 \u0441\u0445\u0435\u043C\u0435. \u0412 \u043D\u0435\u043A\u043E\u0442\u043E\u0440\u044B\u0445 \u0441\u043F\u0435\u0446\u0438\u0430\u043B\u0438\u0437\u0438\u0440\u043E\u0432\u0430\u043D\u043D\u044B\u0445 \u0438\u043D\u0442\u0435\u0433\u0440\u0430\u043B\u044C\u043D\u044B\u0445 \u0441\u0445\u0435\u043C\u0430\u0445 (ASIC) \u0438\u0441\u043F\u043E\u043B\u044C\u0437\u0443\u044E\u0442\u0441\u044F \u043B\u043E\u0433\u0438\u0447\u0435\u0441\u043A\u0438\u0435 \u043C\u0430\u0442\u0440\u0438\u0446\u044B, \u0430\u043D\u0430\u043B\u043E\u0433\u0438\u0447\u043D\u044B\u0435 \u041F\u041F\u0412\u041C \u043F\u043E \u0441\u0442\u0440\u043E\u0435\u043D\u0438\u044E, \u043E\u0434\u043D\u0430\u043A\u043E \u043E\u043D\u0438 \u043A\u043E\u043D\u0444\u0438\u0433\u0443\u0440\u0438\u0440\u0443\u044E\u0442\u0441\u044F \u043E\u0434\u0438\u043D \u0440\u0430\u0437 \u0432 \u043F\u0440\u043E\u0446\u0435\u0441\u0441\u0435 \u043F\u0440\u043E\u0438\u0437\u0432\u043E\u0434\u0441\u0442\u0432\u0430, \u0432 \u0442\u043E \u0432\u0440\u0435\u043C\u044F \u043A\u0430\u043A \u041F\u041F\u0412\u041C \u043C\u043E\u0433\u0443\u0442 \u043F\u043E\u0441\u0442\u043E\u044F\u043D\u043D\u043E \u043F\u0435\u0440\u0435\u043F\u0440\u043E\u0433\u0440\u0430\u043C\u043C\u0438\u0440\u043E\u0432\u0430\u0442\u044C\u0441\u044F \u0438 \u043C\u0435\u043D\u044F\u0442\u044C \u0442\u043E\u043F\u043E\u043B\u043E\u0433\u0438\u044E \u0441\u043E\u0435\u0434\u0438\u043D\u0435\u043D\u0438\u0439 \u0432 \u043F\u0440\u043E\u0446\u0435\u0441\u0441\u0435 \u0438\u0441\u043F\u043E\u043B\u044C\u0437\u043E\u0432\u0430\u043D\u0438\u044F. \u041E\u0434\u043D\u0430\u043A\u043E \u0442\u0430\u043A\u0430\u044F \u0433\u0438\u0431\u043A\u043E\u0441\u0442\u044C \u0442\u0440\u0435\u0431\u0443\u0435\u0442 \u0441\u0443\u0449\u0435\u0441\u0442\u0432\u0435\u043D\u043D\u043E\u0433\u043E \u0443\u0432\u0435\u043B\u0438\u0447\u0435\u043D\u0438\u044F \u043A\u043E\u043B\u0438\u0447\u0435\u0441\u0442\u0432\u0430 \u0442\u0440\u0430\u043D\u0437\u0438\u0441\u0442\u043E\u0440\u043E\u0432 \u043C\u0438\u043A\u0440\u043E\u0441\u0445\u0435\u043C\u044B."@ru .