About: Front end of line

Facets (new session)
Description
Metadata
Settings
- Rule:
- Inverse Functional Properties:
- "Same As":

About: Front end of line Goto Sponge NotDistinct Permalink

An Entity of Type : dbo:AnatomicalStructure, within Data Space : dbpedia.demo.openlinksw.com associated with source document(s)
QRcode icon

http://dbpedia.demo.openlinksw.com/describe/?url=http%3A%2F%2Fdbpedia.org%2Fresource%2FFront_end_of_line

The front-end-of-line (FEOL) is the first portion of IC fabrication where the individual components (transistors, capacitors, resistors, etc.) are patterned in the semiconductor. FEOL generally covers everything up to (but not including) the deposition of metal interconnect layers. For the CMOS process, FEOL contains all fabrication steps needed to form isolated CMOS elements:

Attributes	Values
rdf:type	anatomical structure
rdfs:label	FEOL (ca) Front end of line (en) 基板工程 (ja)
rdfs:comment	基板工程またはフロントエンド（front-end-of-line、FEOL）とは半導体デバイス製造の最初の部分である。基板工程では、それぞれのデバイス（トランジスタ、キャパシタ、抵抗など）が半導体にパターンとして形成される。 1. * 使用するウェハーのタイプを選択する。ウェハーを化学機械研磨、洗浄する。 2. * 素子分離（LOCOSやシャロートレンチアイソレーション） 3. * 形成 4. * ゲート形成(ゲート絶縁膜、金属ゲート電極) 5. * サイドウォールスペーサー形成 6. * ソース・ドレイン形成 7. * キャパシタ形成（DRAM、FeRAMの場合） (ja) The front-end-of-line (FEOL) is the first portion of IC fabrication where the individual components (transistors, capacitors, resistors, etc.) are patterned in the semiconductor. FEOL generally covers everything up to (but not including) the deposition of metal interconnect layers. For the CMOS process, FEOL contains all fabrication steps needed to form isolated CMOS elements: (en)
foaf:depiction
dcterms:subject	Electronics manufacturing Semiconductor device fabrication
Wikipage page ID	2877563 (xsd:integer)
Wikipage revision ID	1112665744 (xsd:integer)
Link from a Wikipage to another Wikipage	Capacitor Integrated circuit Electronics manufacturing Wafer (electronics) Die shrink Resistor Back end of line Semiconductor device fabrication LOCOS Transistor CMOS Field-effect transistor Fabrication (semiconductor) Interconnects (integrated circuits) Shallow trench isolation Semiconductor Chemical-mechanical planarization dbr:Well_formation
Link from a Wikipage to an external page	https://books.google.com/books%3Fid=kxYhNrOKuJQC&pg=PA177&dq=FEOL
sameAs	Front end of line Front end of line Front end of line Front end of line Front end of line Front end of line
dbp:wikiPageUsesTemplate	dbt:ISBN dbt:Refimprove dbt:Reflist dbt:Short_description dbt:Compu-hardware-stub
thumbnail	wiki-commons:Special:FilePath/Cmos-chip_structure_in_2000s_(en).svg?width=300
has abstract	FEOL (acrònim anglès, front-end-of-line, fase primera de producció) és la primera part de la fabricació d'IC on els dispositius individuals ( transistors, condensadors, resistències, etc.) estan modelats al semiconductor. FEOL generalment cobreix totes fases fins a (però sense incloure) la deposició de capes d' metàl·liques (que formen part de la fase BEOL. Per al procés CMOS, la fase FEOL conté tots els passos de fabricació necessaris per a formar elements CMOS totalment aïllats: 1. * Seleccionar el tipus d'oblia a utilitzar; i neteja de l'oblia. 2. * (STI) (o LOCOS en els primers processos, amb dimensions > 0,25 μm). 3. * Formació del gravat. 4. * Formació de mòduls de porta. 5. * Formació de mòduls de font i drenatge. (ca) The front-end-of-line (FEOL) is the first portion of IC fabrication where the individual components (transistors, capacitors, resistors, etc.) are patterned in the semiconductor. FEOL generally covers everything up to (but not including) the deposition of metal interconnect layers. For the CMOS process, FEOL contains all fabrication steps needed to form isolated CMOS elements: 1. * Selecting the type of wafer to be used; Chemical-mechanical planarization and cleaning of the wafer. 2. * Shallow trench isolation (STI) (or LOCOS in early processes, with feature size > 0.25 μm) 3. * 4. * Gate module formation 5. * Source and drain module formation (en) 基板工程またはフロントエンド（front-end-of-line、FEOL）とは半導体デバイス製造の最初の部分である。基板工程では、それぞれのデバイス（トランジスタ、キャパシタ、抵抗など）が半導体にパターンとして形成される。 1. * 使用するウェハーのタイプを選択する。ウェハーを化学機械研磨、洗浄する。 2. * 素子分離（LOCOSやシャロートレンチアイソレーション） 3. * 形成 4. * ゲート形成(ゲート絶縁膜、金属ゲート電極) 5. * サイドウォールスペーサー形成 6. * ソース・ドレイン形成 7. * キャパシタ形成（DRAM、FeRAMの場合） (ja)
gold:hypernym	Portion
prov:wasDerivedFrom	wikipedia-en:Front_end_of_line?oldid=1112665744&ns=0
page length (characters) of wiki page	2721 (xsd:nonNegativeInteger)
foaf:isPrimaryTopicOf	wikipedia-en:Front_end_of_line
is Link from a Wikipage to another Wikipage of	Electrochemical RAM Veeco List of semiconductor fabrication plants Safran Sensing Technologies Norway Physical design (electronics) Through-silicon via Weebit Nano Glossary of microelectronics manufacturing terms Back end of line FEOL Process variation (semiconductor) Process corners Silterra Malaysia Ultrapure water Front-end-of-line
is Wikipage redirect of	FEOL Front-end-of-line
is foaf:primaryTopic of	wikipedia-en:Front_end_of_line

Faceted Search & Find service v1.17_git139 as of Feb 29 2024

Alternative Linked Data Documents: ODE Content Formats:

RDF

ODATA

Microdata

About

OpenLink Virtuoso version 08.03.3330 as of Mar 19 2024, on Linux (x86_64-generic-linux-glibc212), Single-Server Edition (378 GB total memory, 51 GB memory in use)
Data on this page belongs to its respective rights holders.
Virtuoso Faceted Browser Copyright © 2009-2024 OpenLink Software