A latch-up is a type of short circuit which can occur in an integrated circuit (IC). More specifically it is the inadvertent creation of a low-impedance path between the power supply rails of a MOSFET circuit, triggering a parasitic structure which disrupts proper functioning of the part, possibly even leading to its destruction due to overcurrent. A power cycle is required to correct this situation. High-power microwave interference can also trigger latch ups. Both CMOS integrated circuits and TTL integrated circuits are more susceptible to latch-up at higher temperatures.
| Attributes | Values |
|---|
| rdf:type
| |
| rdfs:label
| - Latch-up-Effekt (de)
- Enclavamiento (electrónica) (es)
- Latch-up (en)
- Latch-up (pt)
|
| rdfs:comment
| - Der Fachbegriff Latch-up-Effekt (von englisch „einrasten“, auch single event latchup, SEL) bezeichnet in der Elektronik den Übergang eines Halbleiterbauelements, wie beispielsweise in einer CMOS-Stufe, in einen niederohmigen Zustand, der zu einem elektrischen Kurzschluss führen kann. Wenn Schutzmaßnahmen fehlen, führt der Latch-up-Effekt zur thermischen Zerstörung des Bauteils. (de)
- El enclavamiento (latch-up) es un término usado en el mundo de los circuitos integrados para describir un tipo particular de cortocircuito que puede ocurrir en un circuito eléctrico mal diseñado. Más específicamente es la creación inadvertida de una resistencia eléctrica entre el suministro de energía de un circuito MOSFET, creando así una la cual inhabilita su correcto funcionamiento, y da lugar a un posible daño debido a una sobrecarga. Un reinicio del sistema es necesario para corregir esa situación. (es)
- A latch-up is a type of short circuit which can occur in an integrated circuit (IC). More specifically it is the inadvertent creation of a low-impedance path between the power supply rails of a MOSFET circuit, triggering a parasitic structure which disrupts proper functioning of the part, possibly even leading to its destruction due to overcurrent. A power cycle is required to correct this situation. High-power microwave interference can also trigger latch ups. Both CMOS integrated circuits and TTL integrated circuits are more susceptible to latch-up at higher temperatures. (en)
- O Latch-up é um efeito de descarga elétrica que pode ocorrer em circuitos integrados (CI). O efeito de latch-up é análogo a um curto circuito, quando um caminho de baixa impedância é formado entre os trilhos (rail) de alimentação de um circuito CMOS. Tal efeito é capaz de ocasionar erros na operação lógica do circuito até como a destruição do mesmo devido ao excesso de corrente. A estrutura parasítica capaz de ocasionar o Latch-up, é similar a um tiristor (SCR), uma estrutura do tipo PNPN. Boas Práticas (pt)
|
| foaf:depiction
| |
| dcterms:subject
| |
| Wikipage page ID
| |
| Wikipage revision ID
| |
| Link from a Wikipage to another Wikipage
| |
| Link from a Wikipage to an external page
| |
| sameAs
| |
| dbp:wikiPageUsesTemplate
| |
| thumbnail
| |
| has abstract
| - Der Fachbegriff Latch-up-Effekt (von englisch „einrasten“, auch single event latchup, SEL) bezeichnet in der Elektronik den Übergang eines Halbleiterbauelements, wie beispielsweise in einer CMOS-Stufe, in einen niederohmigen Zustand, der zu einem elektrischen Kurzschluss führen kann. Wenn Schutzmaßnahmen fehlen, führt der Latch-up-Effekt zur thermischen Zerstörung des Bauteils. Ausgelöst werden kann ein Latch-up-Effekt durch eine kurze elektrische Spannungsspitze, beispielsweise durch Überspannung oder eine elektrostatische Entladung. Daneben kann auch Alpha- oder Neutronenstrahlung einen Latch-up-Effekt auslösen. Wegen der (deutlich höheren) Teilchenstrahlung im Weltraum ist daher der Raumfahrteinsatz einiger stark miniaturisierter Bauteile nicht möglich. (de)
- El enclavamiento (latch-up) es un término usado en el mundo de los circuitos integrados para describir un tipo particular de cortocircuito que puede ocurrir en un circuito eléctrico mal diseñado. Más específicamente es la creación inadvertida de una resistencia eléctrica entre el suministro de energía de un circuito MOSFET, creando así una la cual inhabilita su correcto funcionamiento, y da lugar a un posible daño debido a una sobrecarga. Un reinicio del sistema es necesario para corregir esa situación. La estructura parásita equivale normalmente a un tiristor (o rectificador controlado de silicio, SCR), una estructura de unión PN (PNPN) que actúa como un PNP y una NPN (transistor de unión bipolar). Durante el enclavamiento, cuando uno de los transistores está conduciendo, el otro empieza a hacerlo también. Ambos se saturan mientras la estructura siga estando encendida, lo cual usualmente significa que el enclavamiento se mantiene hasta apagar el equipo. Es posible diseñar chips que son resistentes al latchup, los cuales poseen una capa de óxido que rodea los transistores NMOS y PMOS. Esto rompe la estructura parásita SCR entre estos transistores. Tales partes son importantes en los casos donde una correcta secuencia de energía no puede ser garantizada (ej., en dispositivos de cambio en caliente). La mayoría de los dispositivos con la tecnología silicio sobre aislante son resistentes al enclavamiento. (es)
- A latch-up is a type of short circuit which can occur in an integrated circuit (IC). More specifically it is the inadvertent creation of a low-impedance path between the power supply rails of a MOSFET circuit, triggering a parasitic structure which disrupts proper functioning of the part, possibly even leading to its destruction due to overcurrent. A power cycle is required to correct this situation. The parasitic structure is usually equivalent to a thyristor (or SCR), a PNPN structure which acts as a PNP and an NPN transistor stacked next to each other. During a latch-up when one of the transistors is conducting, the other one begins conducting too. They both keep each other in saturation for as long as the structure is forward-biased and some current flows through it - which usually means until a power-down. The SCR parasitic structure is formed as a part of the totem-pole PMOS and NMOS transistor pair on the output drivers of the gates. The latch-up does not have to happen between the power rails - it can happen at any place where the required parasitic structure exists. A common cause of latch-up is a positive or negative voltage spike on an input or output pin of a digital chip that exceeds the rail voltage by more than a diode drop. Another cause is the supply voltage exceeding the absolute maximum rating, often from a transient spike in the power supply. It leads to a breakdown of an internal junction. This frequently happens in circuits which use multiple supply voltages that do not come up in the required sequence on power-up, leading to voltages on data lines exceeding the input rating of parts that have not yet reached a nominal supply voltage. Latch-ups can also be caused by an electrostatic discharge event. Another common cause of latch-ups is ionizing radiation which makes this a significant issue in electronic products designed for space (or very high-altitude) applications. A single event latch-up is a latch-up caused by a single event upset, typically heavy ions or protons from cosmic rays or solar flares.Single-event latchup (SEL) can be completely eliminated by several manufacturing techniques, as part of radiation hardening. High-power microwave interference can also trigger latch ups. Both CMOS integrated circuits and TTL integrated circuits are more susceptible to latch-up at higher temperatures. (en)
- O Latch-up é um efeito de descarga elétrica que pode ocorrer em circuitos integrados (CI). O efeito de latch-up é análogo a um curto circuito, quando um caminho de baixa impedância é formado entre os trilhos (rail) de alimentação de um circuito CMOS. Tal efeito é capaz de ocasionar erros na operação lógica do circuito até como a destruição do mesmo devido ao excesso de corrente. A estrutura parasítica capaz de ocasionar o Latch-up, é similar a um tiristor (SCR), uma estrutura do tipo PNPN. O caminho de baixa impedância pode se dar pelos mais diversos motivos e.g., pela distância entre difusões do tipo P e do tipo N, pela falta de polarização dos poços, etc. Boas Práticas O Latch-up pode ser causado pela má polarização do substrato, assim diversas técnicas podem ser tomadas em nível de leiaute e projeto para se evitar o efeito. Em circuitos digitais que não fazem uso das células de well tap, utiliza-se do incremento do número de contatos para polarização do substrato. Em circuitos modernos que fazem uso de well taps, se faz a redução da distancia de posicionamento das mesmas melhorando assim a polarização do substrato pelo circuito. (pt)
|
| gold:hypernym
| |
| prov:wasDerivedFrom
| |
| page length (characters) of wiki page
| |
| foaf:isPrimaryTopicOf
| |
| is Link from a Wikipage to another Wikipage
of | |
| is Wikipage redirect
of | |
| is foaf:primaryTopic
of | |
![[RDF Data]](/fct/images/sw-rdf-blue.png)
![[cxml]](/fct/images/cxml_doc.png)
![[csv]](/fct/images/csv_doc.png)
![[text]](/fct/images/ntriples_doc.png)
![[turtle]](/fct/images/n3turtle_doc.png)
![[ld+json]](/fct/images/jsonld_doc.png)
![[rdf+json]](/fct/images/json_doc.png)
![[rdf+xml]](/fct/images/xml_doc.png)
![[atom+xml]](/fct/images/atom_doc.png)
![[html]](/fct/images/html_doc.png)
